Устройство для вычисления функции

Устройство для вычисления функции

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республвик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву— р )м. кл.з (22) Заявлено 170976 (21) 2405020/18-24

G F 7/38 с присоединением заявки Нов (23) ПриоритетГосударственный комнтет

СССР по делам изобретеннй н открытнй

Опубликовано 15.0181. Бюллетень 149 2

Дата опубликования описания 1701.81 (53) УДК 681. 325 (088.8) о

В. И. Корнейчук, Н. П. Миргородская, В. В. Сушко, В. П. Тарасенко, Л. А. Тербердеева и Я. И. Торошанко (72) Авторы изобретения

Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ФУНКЦИИ Х

Изобретение относится к вычислительной технике и предназначено для

2 вычйсления функции Х . Устройство еможет быть использовано н качестве специализированной UBN или же входить в состав арифметического устройства универсальной ЦВМ.

Известны устройства для вычисления функций, содержащие регистр входного слова, дешифратор, шифратор, выходной регистр f1) .

Недостаток устройств — невысокая точность воспроизведения функции.

Наиболее близким по технической сущности к предлагаемому является устройство для вычисления функции Х содержащее входной и-разрядный регистр, сумматор, блоки памяти f2).

Недостаток его заключается в низкой точности воспроизведения функции и большом объеме аппаратуры.

Цель изобретения-повышение точнос хи и сокращение аппаратурных затрат.

Поставленная цель достигается тем, 25 что в устройстве, содержащем входной и-разрядный регистр, сумматор, блоки памяти, входной регистр содержит ц1разрядных групп (где и = ql), выходы

-1-ой группы разрядов (i=1,2,...,q"1l 3ф

Ч) входного регистра соединены со входами i ro блока памяти первой группы и 2i-входовых блоков памяти второй группы, причем выходы к- ой и j-ой (к с j; к=1,2, . ° °,q 1; j=2 3 °,q) 1= разрядных групп входного регистра соединены со входами к 1-го блока памяти второй группы, выходы которого подключены к (к+ -2) 1+2-(x+j) .1+1 входам сумматора, а выходы i-ro блока памяти первой группы соединены с (2i-2) 1+1-211 входами сумматора, выходы которого являются выходами устройстна.

На чертеже изображена структурная. схема устройства.

Она содержит входной регистр

1, 1-разрядные группы 2 входного регистра, блоки 3 памяти первой группы и 4 второй группы, сум матор 5, входы 6 блоков памяти первой группы, входы младших 7 и старших 8 разрядов, блоков памяти второй группы.

Устройство работает следующим образом.

Двоичное число Х можно представить в ниде

Х=Х Х 2 +.-..+X 2 « ")Е Х. г О-"1Е х г + Х 2(Ч "" ЙХ„г(-1Е

3 для функции Х

796841, X X@0 1 1 где про100)

000

Формула изобретения

Тогда выражение имеет вид

2 q"" Ф

Х 2(" 2 Q g Х X,g(-2)Р (fj

1 =Л 1

В каждом блоке памяти 3 хранятся квадраты всех 1-разрядных чисел (О, 1, 2,..., (2-1 ) ), а в каждом бло-. ке памяти 4 — произведения всех возможных пар 1-разрядных чисел (О О, 0.1,...,1 .0,1 1,...,2 О, 2 1,..., (2 -1) (2 -2), (2 .-1) (2 -1) ) . 10 после подачи аргумента Х на регистр 1 входного слова в разрядных группах 2 будут записаны числа Х1, X„ Х 1 соответственно. Иэ каждого блока 3 йамяти по адресУ Х,;выбирается число Х, которое подается на (2i-2) 1+1 - 2il входы сумматора 5, т.е. число Х подается на сумматор со сдвигоМ íà (2i-2)1 разряда влево, z что соответствует умножению числа Х„

1 -21 на величину 2(2" 1 (см.первое слагаемое 2Р формулы (1) ). Аналогично из каждого блока 4 памяти по адресу Х на входах младших разрядов 7 и Х„.на входах старших разрядов 8 выбйрается число

Х Хл, которое подается на (к+)-2)1 - 25 (к+1) 1-1 входы сумматора 5, т.е. со. сдвигом на (i+j-2) lразряда влево, что соответствует умножению числа Х Х>. на величину 2("+l 2> (см.второе слагаемое формулы (1)) . После сложения выбранных из всех блоков памяти чисел на выходах сумматора получаем значение функции X

Пусть разрядность входного слова 35

n=9 и количество групп входного регистра ц=3. Нужно определить квадрат двоичного числа Х.

Х= Х„+Х 2 +Х 26 = 100 011 010.

Х определяется выражением 4р

Х -«Х1+Х 2 + Х52" +Хл Хл2 + Х„Х 2 + Х Х

После подачи входного слова на регистр 1 в группах 2 записываются числа Х.1 =010, Х2 =011, Х 3=100 соответствейно.

Выбранные из блоков памяти 3 значения, X;=(O1O) X=, (0»)2, X =(100) и из блоков 4 значейия

Х„ Ху 010 011, Х,, Х =010 .100

° 100 подаются на сумматор 5, исходит их суммирование

000 000 000 000 (000

000 000 (001 001) 000

1010 000) ООО ООО ООО ооо ооо оо Го оо1 1ol о

000 00 (0 010 0020 000

OO (O 011 00) O- OOO OOO

010 011 011 010 100 100

В квадратных скобках указаны выбранные иэ блоков памяти 3 и 4 значения.Таким образом, после суммирования на выходах сумматора 5 получено значение Х 010 011 011 010 100 100.

В предлагаемом устройстве снижается объем памяти и повышается точность воспроизведения функции X при выданном объеме памяти, причем с увеличением q объем памяти предлагаемого устройства уменьшается.

Устройство для вычисления функции

Х, содержащее входной и-разрядный регистр, сумматор, блоки памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения точности и сокращения аппаратурных затрат, входной регистр содержит q1-разрядных групп (где n=ql), выходы i-ой группы разрядов (i=1,2,...,q-1,ц)входного регистра соединены со входами i-ro блока памяти первой группы и 21-входовых блоков памяти второй группы, причем выходы к-ой и )-ой (Kc j; к=1, 2,... q-1; j =2, 3, ...,с ) 1-разрядных групп входного регистра соединены со входами к)-го блока памяти второй группы, выходы которого подключены к (K+j-2)1+2 (z+j) 1+1 входам сумматора, а выходы i-ro блока памяти первой группы соединены с (2i-2)1+1-2il входами сумматора, выходы которого являются выходами устройства.

Источники информации, принятые во.внимание при экспертизе

1. Авторское свидетельство СССР

9 342193, кл. G 11 С 17/00, 1970.

2. Авторское свидетельство СССР

9 453739, кл. G 11 С 17/00, 1972.

796941

1р

Составитель Н. Шелобанова

Редактор М. Цыткина Техред.Н.Барадулина. КорРектоР И.Муска

Заказ 9770/66 Тираж 756 Подписное

ВНИИПИ Государственного комитета СССР но делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4