Устройство для вычисления элементарнойфункции

Устройство для вычисления элементарнойфункции

Иллюстрации

Показать все

Реферат

 

Союз Советских

Соцналнстнческнх

Республнк

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВ ИТИЛЬСТВУ (»F796852 (61) Дополнительное к авт. сеид-ву— (22) Заявлено 08. 02. 79 (21) 2722Ü94/18-24 с присоединением заявки ¹â€” (23) Приоритет

Опубликовано 15,01,81, Бюллетень № 2

Дата опубликования описания 150181, (51)М. Кл з

G 06 F 15/31

Государственный комнтет

СССР во делам нзобретеннй н открытий (53) УДК 881.3 (088. 8) (72) Авторы изобретения

Е. П. Балашов, В. Б. Смолов, С. Ф. Свиньин и A A Смагин (71) Заявитель

Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭЛЕМЕНТАРНОЙ

ФУНКЦИИ

Изобретение относится к вычислительной технике и может применяться в качестве дополнительного спецпроцессора большой и мини-ЭВМ и как самостоятельный генератор функций в автоматизированных системах.

Известен цифровой интерполятор, содержащий регистр для хранения аргумента, постоянные запоминающие устройства для хранения параметров аппроксимации и арифметический блок для вычисления функций f13 .

Наиболее близким по технической сущности к предлагаемому является 15 цифровое устройство для получения начального приближения к обратной величине, содержащее регистр аргумента, первый и второй блоки памяти, блок умножения и сумматор, причем 20 выходы регистра аргумента подключены ко входам первого и второго блоков памяти, выход первого блока памяти подключен к первому входу бло- ка умножения, выход Ko? oporo соеди- 2 нен со входом сумматора, выход которого является выходом устройства 23 .

Недостатком этого устройства является невозможность реализации широкого класса вычисляемых функций. 30

Целью изобретения — расширение класса решаемых задач за счет возможности вычисления любых непрерывных элементарных функций.

Поставленная цель достигается тем, что в устройство, содержащее регистр аргумента, первый и второй блоки памяти, блок умножения и сумматор, причем выходы регистра аргумента подключены ко входам первого и второго блоков памяти, выход первого блока памяти подключен к первому входу блока умножения, выход которого соединен со входом сумматора, выход которого является выходом устройства, дополнительно введены накапливающий сумматор, дешифратор, регистр сдвига и генератор одиночных импульсов, при этом вход устройства подключен ко входам дешифратора и накапливающего сумматора, выходы которых подключены ко входам регистра сдвига и регистра аргумента соответственно, выход регистра сдвига подключен ко входу генератора одиночных импульсов, выход знакового. разряда регистра сдвига соединен с управляющим входом блока умножения, второй вход которого соединен с вы.ходом второго блока памяти, выход

796 852 генератора одиночных импульсов соединен с младшим разрядом накапливающего сумматора.

На чертеже представлена блок-схема устройства.

Она содержит накапливающий сУмматор 1, регистр 2 аргумента, первый и второй блоки 3 и 4 памяти, блок 5 умножения, сумматор б, дешифратор 7, Регистр 8 сдвига, генератор 9 одиночных импульсов.

Воспроизводимая устройством функция вычисляется по формуле усеченного ряда (К}= Е С„" q, (К), К=1 35 где ф К(К) — базисные функции (двойные интегралы функции

Уолша), С„ — коэффициенты ряда, которые для каждой заданной функции F(x) вычисляются заранее и записываются в блок 4 памяти.

Устройство работает следующим образом.

Цикл вычислений начинается с передачи аргумента на дешифратор 7, определяющий число членов ряда, и в накапливающий сумматор 1, который вначале обнулен. Аргумент поступает на вход дешифратора, а на выходе 3Q в параллельном коде выдается число членов ряда..Параллельный код поступает на регистр 8 сдвига и преобразуется в последовательный. Число значащих разрядов в последовательном З5 коде и есть число членов ряда. Разряд последовательного кода, представляющего собой последовательность двоичных единиц и нулей, поступает на знаковый разряд блока умножения и 4О к формирует знак произведения СК и

Q <(x) . Одновременно генератор 9 одиничных импульсов с каждым текущим разрядом последовательного кода вырабатывает двоичную единицу, которая поступает в младший разряд накапли- 45 вающего сумматора 1, где она суммируется со значением аргумента и где формируется адрес следующих сомножителей Ск и Ц) К (X ) . По коду аргумента, переданного из накапливающего S0 сумматора 1 в регистр 2 аргумента, производится выбор базисной кусочноквадратичной функции из блока 4 памяти и коэффициентов разложения из блока 3 памяти. В блоке 5 производится у умножение функции ((Х) на соответстК вующий ей коэффициент Ск и их произведение поступает с необходимым знаком на вход сумматора б для накопления суммы согласно формуле (1). Пос. ле формирования первой суммы по указанному выше алгоритму формируются вторая, третья и т. д. Тем самым происходит воспроизведение заданной функции.

Технические преимущества устройства по сравнению с известными заключаются в широком классе функций, им воспроизводимых. Реализация устройства на современных дешевых интегральных микросхемах дает значительный экономический эффект при серийном выпуске. С помощью устройства можно воспроизводить функции очень широкого класса (все известные непрерывнйе элементарные функции) — тригоНометрические, обратные тригонометрические, полиномиальные, экспоненциальные, логарифмические и др.

Формула изобретения

Устройство для вычисления элементарной функции, содержащее регистр аргумента, первый и второй блоки памяти, блок умножения и сумматор причем выходы регистра аргумента подключены ко входам первого и второго блоков памяти, выход первого блока памяти подключен к первому входу блока умножения, выход которого соединен со входом сумматора, выход которого является-выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач за счет воэможности вычисления любых непрерывных элементарных функций, в него введен накапливающий сумматор, дешифратор, регистр сдвига и генератор одиночных импульсов, при этом вход устройства подключен ко входам дешифратора и накапливающего сумматора, выходы которых подключены ко входам регистра сдвига и регистра аргумента соответственно, выход регистра сдвига подключен ко входу генератора одиночных импульсов, выход знакового разряда регистра сдвига соединен с управляющим входом блока умножения, второй вход которого соединен с выходом второго блока памяти, выход генератора одиночных импульсов соединен с младшим разрядом накапливающего сумматора.

Источники информации, принятые во внимание при экспертизе

1 ° Патент C2IA 9 3813529, кл. 235-152, 1974 °

2. Авторское свидетельство СССР

Р 318940, кл. G 06 F 7/38, 1970 (гпэототип).

796 852

Составитель A. Зорин

Техред Ж.Кастелевич

Корректор Н. Бабинец

Редактор М. Дылын

Заказ 9771/б7 Тираж 754

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", r. Ужгороф, ул. Проектная, 4