Цифровой резонатор

Цифровой резонатор

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТРРСКРМУ СВИ НЗЛЬСТВУ

< 796853 (61) Дополнительное к авт. сеид-ву (22) Заявлено 1902.79 (21) 2727676/18-24 с присоединением заявки ¹â€” (23)Приоритет

Опубликовано 15.01.81,.Бюллетень No 2 (51)М. Кл.з

G 06 F 15/31

Государственный комитет

СССР по делам изобретеиий и открытий (53) УДК 6 81. 14 (088. 8) Дата опубликования описания15.0181 (72) Авторы изобретения

Б. А, Алпатов, В. В. Витязев, С. И. Муравьев и A. И. Степашкин (71) Заявитель

Рязанский радиотехнический институт (54) ЦИФРОВОЙ РЕЗОНАТОР

Изобретение относится к специализированным средствам вычислительной техники, применяемым в системах обработки радиолокационных, 5 акустических и гидроакустических сигналов, и может быть использовано для построения методом частотной выборки различных цифровых фильтров. известен полосовой цифровой фильтр 1О который выполняет операцию свертки отсчетов входного сигнала и соответствующих им весовых коэффициентов.

Весовые коэффициенты находятся по известной комплексной частотной характеристике и хранятся в памяти (11.

Недостаток этого устройства — большое число арифметических операций на период квантования входного сигнала, определяемое длительностью весовой функции. 20

Наиболее близким к предлагаемому является резонатор с ограниченной импульсной характеристикой. Он содержит блок памяти с последовательной выборкой, одно устройство умножения, два сумматора, тригрегистра и вентиль, причем. вход устройства соединен со входом блока памяти и со вторым входом первого сумматора, выход памяти соединен с первым входом 30 первого сумматора, выход которого соединен со вторым входом вентиля и входом первого регистра, выход которого соединен со вторым входом вентиля и входом первого регистра, выход которого соединен со вторым входом второго сумматора, выход которого соединен с первым входом умножителя, на второй вход которого подается коэффициент

21 к < т

COG выход умножителя соединен с первым входом вентиля, выход которого подается на первый вход третьего сумматора, выход которого является информационным выходом устройства, а также подается на вход третьего регистра, выход которого соединен с первым входом второго сумматора и входом второго регистра, вход которого соединен со вторым входом третьего сумматора Pg.

Основным недостатком резонатора с такой структурой является требование большой разрядности представления

его коэффициентов, не менее 25 разрядов, которые диктуются необходимостью достаточно точного совмещен я

796853

его полюсов с нулями гребенчатого фильтра. Большая разрядность представления чисел в специализированном вычислительном устройстве ведет к увеличению габаритов и уменьшению его реального быстродействия.

Цель изобретения — увеличение быстродействия устройства и сокращение объема аппаратуры.

Поставленная цель достигается тем, что цифровой резонатор, содержащий блок памяти, первый блок умножения,, два сумматора, два регистра, причем первый вход первого сумматора объединен со входом блока памяти и является входом резонатора, дополнительно содержит три блока умножения и два сумматора, при этом выход блока памяти соединен со вторым входом первого сумматора, выход которого подключен к первым входам первого и второго блоков умножения, выходы кото- 20 рых подключены к первым входам соответственно второго и третьего сумматоров, выходы которых подключены ко ходам соответственно первого и второго регистров и первым входам сост- 25 ветственно третьего и четвертого блоков умножения, выходы которых соецинены соответственно с первым и вторым входом четвертого сумматора, выход которого является выходом резонатора, а выходы первого и второго регистра подключены.ко вторым входам соответственно второго и третьего сумматоров, причем вторые входы первого и третьего блоков умножения являются первым входом задания коэффициентов резонатора, а вторые входы второго и четвертого блоков умножения являются вторым входом задания коэффициентов резонатора, На чертеже представлена блок-схе- 40 ма устройства.

Устройство содержит блок 1 памяти с последовательной выборкой,,первый, второй, тРетий и четвертый суммато- 45 ры 2 — 5 соответственно первый, второй, третий и четвертый умножители

6 — 9, первый 10 и второй 11 регистр.

На вторые входы первого и третьего умножителей подаются коэффициенты у - cos KCQ n, а на вторые входы второго и четвертого умножителей коэффициенты Yg - 61п(К СУоп).. данный резонатор реализует формулу:

S5 и „= Е 1,Х - х „ 1 Сов Кс>ф.сОБ Клоп+ и е е-н и (," 6-х В- к ) +(й 4) о 8 б и К (" о > (" ) е е-к где Y — выходной сигнал резонатора

Х р — входной сигнал, входной сигнал после прохождения через линию задержки в N тактов, выполненный на блоке памяти с последовательной выборкой; резонансная частота К-oro фильтра может быть получена путем преобразования выражения, для выходного сигнала косинусного резонатора с длительностью весовой функции в N отсчетов, 21 и (оК зй - В >1-Я > (= к-ь где 1>>1 - весовая функция резонатора, со K n,h--O,Ê- (.1 при других п

Формула изобретения

Цифровой резонатор, содержащий блок памяти, первый блок умножения, два сумматора, два регистра, причем первый вход первого сумматора объецинен со входом блока памяти и являВычисление формулы (1) устройством ведется в следующей последовательности

Входная информация в виде двоичного кода поступает на гребенчатый фильтр, организованный на блоке памяти с последовательной выборкой и первом сумматоре, на выходе первого сумматора получаем (Xg- Х >1) .

Эта разность поступает на верхнюю линейку косинусного резонатора.

На первой линейке происходит вычисление первой суммы формулы (1).

На первом умножителе происходит умножение сигнала с выхода гребенчатого фильтра на коэффициент у =соьКЙоп, второй сумматор и первый регистр организуют накопление сигнала с выхода первого умножителя, на третьем умножителе происходит умножение сигнала с выхода второго сумматора на коэффициент Vl. Нижняя линейка слу>кит для вычисления второй суммы формулы (1) и ее работа отличается от работы верхней линейки только значением коэффициента у = S1nKQ и. п.

На четвертом сумматоре производится общая сумма.

Отличительной особенностью полученной структуры (чертеж) является отсутствие требований к большой разрядности представления модулирующих гармонических функций, что ведет, в свою очередь, к резкому уменьшению габаритов матричных устройств умножения и увеличению их реального быстродействия.

796853

Составитель A. Баранов

Редактор Н. Бушаева Техред Ж.Кастелевич Корректор Н. Бабинец

Заказ 9771/67 Тираж 754

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Ъ

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 ется входом резонатора, о т л и ч а ю шийся тем, что, с целью повышения быстродействия и сокращения объема аппаратуры, он дополнительно содержит три блока умножения и два сумматора, при этом выход блока памяти соединен со вторым входом первого сумматора, выход которого подключен к первым входам первого и второго блоков умножения, выходы которых подключены к первым входам соответственно второго и третьего сумматоров, выходы которых подключены ко входам соответственно первого и второго регистров и первым вхоДам соответственно третьего и четвертого блоков умножения, выходы которых соединены 3$ соответственно с первым и вторым входом четвертого сумматора, выход которого является выходом резонатора, а выходы первого и второго регистра подключены ко вторым входам соответственно второго и третьего сумматоров, причем вторые входы первого и третьего блоков умножения являются первым входом задания коэффициентов резонатора, а вторые входы второго и четвертого блоков умножения являются вторым входом задания коэффициентов резонатора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 516043, кл. G 06 F 15/34, 1976 °

2. Рейдер И. Голд Б. Методы расчета цифровых фильтров и частотной области. "ТИИЭР" 1976, т. 55,. Р 2 (прототип).