Следящий аналого-цифровой преобразо-ватель

Следящий аналого-цифровой преобразо-ватель

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик. (á3 } Дааояиитеяьиее к est. саид-ву .(32}3аавяемо ЩЬ238 (Щ 27257Зд/18- 21 ® М Ка

Н О.З К 1ЗУО2 с крисоедииеиием за4екк ИФ

Госумрстеазщм» кеивтет

@CCRC, пв дмви язебрвтвва» я етмвмтк» (23} Приоритет (ЩУДК 681. 325 (O88. 8) Оаубяикоааио15О1,81., т©плетень @ 2

Дата опубликования описания 1М161 (72} Автор изобретения

В. Э. Балтрашевич

Ленинградский ордена Ленина злектротехни им. В. И. льянова (Ленина) (71) Заявитель.(54) СЛЕДЯЩИЙ АНИЮГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к вычислительной и измерительной технике и может быть использовано в автоматизированных системш управления техно.логическими процессами и системах автоматизации научных исследований.

Известен следящий аналого-цифровой преобразователь (САЦП), содержащий блок сравнения, генератор тактовых импульсов, реверсивный счет« чик, цифроаналоговый преобразователь и,.кроме того, по две линии задержки и по два элемента И на каждый разряд реверсивного счетчика, которые: позволяют форсировать изменения И младших разрядов нри увеличении сигнала рассогласования на входе .блока сравнения и тем самым повысить быстродействие преобразователя f1).

Ю

Недостатками прототипа явливтсят большая погрешность преобразоэания, особенно в такте, следующем за тактом, в котором произошло перерегулирование, т. е. смена ответов блока сравнения, обусловленная тем, что пое ле перерегулирования подбор оптийаль. ного шага уравновешивания осуществляется с минимального его значениями . низкая достоверность выдаваемых ко- ЗО дов: так как.сравнение с границами отрезка здесь разделено во времени, то при преобразовании изменяющихся сигналов преобразователь может указывать один отрезок,а сигнал, выйдя,за

pro границы, будет в другом отрезке.

Цель изобретения — уменьшение погрешности преобразования и повьыение достоверности выдаваемых кодов.

Поставленная цель достигается тем, что в следящий аналого-цифровой преобразователь, содержащий генератор тактовых импульсов, первый блок сравнения, первый аналоговый вход которого соединен с шиной входного сигнала, а второй аналоговый вход соединен с выходом первого цифроаналогового преобразователя, аналоговый вход которого соединен с выходом источника эталонного напряжения, цифровые входы первого цифроаналогового преобразователя соединены с выходами триггеров реверсивного счетчика, введены второй и третий блоки сравнения, вторай цифроаналоговый преобразователь, делитель напряжения на два, аналоговый ключ, счетчик, триггер дополнительного старшего разряда счетчиков,. триггер, четыре логических блока, четыре группы элементов И, две линии

797064 задержки, причем первые аналоговые входы второго и третьего блока сравнения соединены с шиной входного сигнала, а выходы всех трех блоков сравнения соединены соответственно с первым, вторым и третьим входами первого логического блока, управляющие входы всех трех блоков сравнения— с выходом генератора тактовых импульсов, второй аналоговый вход второго блока сравнения соединен с первым @ входом делителя напряжения на два н с выходЬм аналогового ключа, первый аналоговыж вход которого соединен с выходом источника эталонного напряжения и с аналоговым входам второго цифроаналогового преобразователя, вто-1э

p N аналоговый вход ключа соединен с выходом второго цифроаналогового п, еобразователя, второй аналоговый вход первого блока сравнения соединен со вторым входом делителя напря- 20 жения на два, второй аналоговый вход третьего блока сравнения соединен с выходОМ делителя напряжения на два, первый, второй, третий, четвертый выход первого логического блока соединены соответственно с первым, вторьаа, третьим и четвертым входами вторОгО и третьего логических блоков, пятые входы второго и третьего логических блоков соединены с -выходом поеледнего разряда распределителя им- З0 пульсов, шестой вход второго логического блока соединен с выходом первои линии задержки и со входом второй линии задержки, выход которой соединен с шестым входом третьего логического блока, вход первой линии за. держки соединен с выходом генератора тактовых импульсов, седьмой вход второго логического блока соединен с единичным выходом триггера, единичный 40 и нулевой входы которого соединены соответственно с первым и вторым выходами четвертого логического блока, первая группа входов которой соединена с выходами разрядных триггеров реверсивного счетчика и с первыми входами элементов И первой группы, вторая группа входом четвертого логического блока соединена с выходами разрядных триггеров счетчика, кроме дополнительного старшего разряда, с цифровыми входами второго цифроаналогового преобразователя и с первыми входами элементов И второй группы, а третий вход соединен с выходом генератора тактовых импульсов, при H этом. единичный выход. триггера дополнительного старшего разряда счетчика соединен с управляющим входом аналогового ключа, выходы элементов И первой группы соединены с установоч- yg ными входами разрядных триггеров счетчика, кроме триггера дополнительного старшего разряда, а-выходь1 эле,ментов И второй группы соединены с установочными входами разрядных триг/ геров реверсивного счетчика, первый и второй выходы второго логического блока соединены Соответственно со входом сдвига вправо и со входом сдвига влево на один разряд распределителя импульсов, третий и четвертый выход второго логического блока соединены со вторыми входами элементов И соответственно первой и второй групп, ароне того, третий выход второго логйческого блока соединен с иуайвим иходом триггера дополнительного старшего разряда счетчика, первый и второй выходы третьего логического блока соединены соответст- . венно со входами установки рея%ма сложения и вычитания реверсивного счетчика, третий и четвертый выходы третьего логическогЬ блока соединены со вторыми входами элементов И соответственно третьей и четвертой групп, первые входы которых соединены с выходами соответствующих разрядов распределителя импульсов, выходы элемен-, тов И третьей группы соединены со счетными входами триггеров соответствующих разрядов реверсивного счетчика, выходы элементов И четвертой группы соединены со счетными входами триггеров соответствующих разрядов счетчика, кроме триггера дополнительного старшего разряда.

На фиг. 1 представлена структурная электрическая схема следящего аналого-цифрового преобразователя. устройство содержит первый, второй н третий блоки сравнения 1, 2 и

3, первый, второй третий и четвертый логические блоки 4 — 7, источник эталонного напряжения 8, первый и второй цифроаналоговые преобразователи 9 и 10, генератор тактовых импульсов 11, делитель на два 12, распределитель импульсов 13, первая и вторая линии задержки 14 и 15, триггер 1б, аналоговый ключ 17,реверсивный счетчик 18, первая, вторая, третья и четвертая группа элементов

И 19 - 22, дополнительный старший разряд счетчика 23, разрядные -триггеры 24 счетчика 25, шина входного сигнала 26.

Одна,из возможных реализаций четвертого логического блока 7 фиг.1) представлена на фиг. 2., Этот логический блок предназначен для определения половины отрезка и содержит четыре группы элементов И 27 - 30 и два элементы ИЛИ 31 и 32, причем первые входы элементов И 27 и 28 соединены соответственно с нулевыми и единичными выходами триггеров соответствующих разрядов счетчика 25 (фиг. 1) через вторую группу входов, а первые входы элементов И 29 и 30 соединены соответственно с нулевыми и единичными выходами триггеров соответствующих разрядов реверсивного счетчика 18 (фиг.1)через

797064. — сигнал на (-ом выходе второ21 го логического блока 5; — сигнал на 1-ом выходе третьего логического блока 6.

Тогда выражения для выходных сиг5,налов логических блоков 4,5 и 6 имеют вид: первую группу входов. Вторые входы элементов И 27 и 28, подсоединеннЫх к младшему разряду счетчика 25, соединены с третьим входом логического блока, а вторые входы остальных элементов И,27 и 28 соединены с выходами соответствующих элементов И 29, вторые входы элементов И 29 и 30 соединены с выходами соответствующих элементов И 27, выходы элементов

N 28 соединены с соответствущщимй () входами элемента ИЛИ 31, выход которого соединен со вторым выходом ло» гического блока, выходы элементов И

30 соединены с соответствующими входами элемента ИЛИ 32, выход которого соединен с первым выходом логического блока.

Четвертый логический блок 7 оаределяет, в каком из счетчиков 18 и 25, соответствующих нижней и верхней 2Q границе отрезка, находится самая правая единица, и если она находятся s счетчике 25, то на втором выходе появляется сигнал, означающий, что данный ОтрезОК является нижней ПОло g5 виной предыдущего (большего)отрезка.

Если же самая правая единица находится в реверсивном счетчике 18, то иа первом выходе четвертого логического блока 7 появляется сигнал, означающий, что данный отрезок является верхней половиной предыдущего(большего) отрезка.

Введем следующие обозначении сигналов:

Si — выход i-ro блока сравнения, равный единице, если 0ОЪ Qy,. с(Я;(à — сигналы соответственно на первом, втором, третьем И четвертом выходах первого логического блока 4 (фнг.1)„ 49

Д = 1, если входной сигнал нахо-. дится выше верхней границы отрезка

1, если входной сигнал находится в верхней половине отрезкаф

0 = 1, если входной сигнал находится в нижней половине отрез каф

p = 1, если входной сигнал ееаКе- .5О дится ниже нижней границы отрезкау — сигнал на. выходе перый,нинин зддщ и<и 14 (фиг Й $

Qg

- сигнал на выходе второй,линии задержкиу

Vi — сигнал с триггера 16, Ф=Х, если данный отрезок являетая верхней половиной ара@щав ею о (большего) отрез ка у

6 .— сигнал, поступающий на авшие д) входы второго и третьего логических блоков 5 и б, аричем

6 = 1, если младший разряд распределителя импульсов 13 иажэдится в нулевом состоянииу

С =6 ; =5. Sç,d ==5 Se; Р =S; 21 Ъ„R (Юут)! 4 =Ъ(рмчкю) 2ъ 11(1 24 1 3

Х, = Ь; 1. "-4. (f É×ô); f. = +Vga сущность. изобретения заключается в том, что для поиска сигнала используется отрезок, т. е. область между двумя образцовыми уровнями, а не один уровень,. как в больыинстве существующих следящих преобразователей.

В зависимости от значения входного сигнала величина этого отрезка, смещакицегося s пространстве, может уменьшаться и увеличиваться вдвое относительно своего прежнего значе- ния, что позволяет следить за изменяющимся сигналом. Кроме того, для использования преимуществ поразрядного метода удвоение отрезка происходит с учетом того, какой половиной (верхней нли нижнЕй)предыдущего (большего)отрезка является текущий отрезок.

На фиг. 3 приведен пример прЕдлагаемого алгоритма преобразования изменяющихся сигналов, использующего отрезки образцовой шкалы, На фиг. 3 отрезки обозначены своими границами,например, отрезок 8,12 имеет нижнюю границу, равную 8, и верхнюю. границу, равную 12.

Алгоритм преобразования сводится к следующему.

Если входной сигнал выходит за текущий отрезок сверху(А=1? и ари этом текущий отрезок является верхней половиной (Ч-"1) пРедыдущего (большего) отрезка, то новый отрезок получается путем подъема и удвоения текущего отрезка. Например, если сигнал вьмел сверху за отрезок (6,8), который является верхней половиной отрезка(4,8), то новый отрезок будет (8, 12).

Если входной согнал ваасодит за текущий отрезок сверху (4.) и ари этом текущий отрезок является нижней половиной (C ) предыдущего отрезка, то новый отрезок аолучается путем подъема текущего отрезка (без удвоения). Например, если сигнал вышел сверху эа Отрезок (4,6), который является нижней половиной отрезка (4,8)., то новый отрезок будет (0,4).

797064

Если входной сигнал выходит эа текущий отрезок снизу (p ) и при этом текущий отрезок является нижней половиной (W) предыдущего отрезка, то новый. отрезок получается путем спуска и уцвоения текущего отрезка. Например, если сигнал вышел снизу за отрезок (4,6), который является нижней половиной отрезка(4,8), то новый отрезок будет (0,4).

Если входной сигнал выходит за текущий отрезок снизу (pi)и при этом текущий отрезок является верхней половиной (W) предыдущего отрезка, то .новый отрезок получается путем спуска (беэ удвоения) предыдущего отрезка. Например, если сигнал вы- 35 шел снизу за отрезок (6,8), который является верхней половиной отрезка (4,8), то новый отрезок будет(4,6).

Если же сигнал находится внутри текущего отрезка, то новый отрезок 20 получается путем деления текущего отрезка пополам с учетом половины, в которой находился сигнал. Например, если сигнал находится где-то в верхней половине () отрезка (4,8), то новый отрезок будет (6,8).

Таким образом, очевидно, что для реализации предлагаемого алгоритма слежения необходимо иметь два образцовых уровня, соответствующих границам отрезка, и еще один уровень, соответствующий середине отрезка, и такое же количество блоков сравнения.

Использование поразрядного алгоритма, положенного в основу предлагаемого .алгоритма слежения, дает ряд преимуществ. Во-первых, если представить границы уровней (фиг.3) в двойной системе счисления, то будет видно, что при слежении за.сигналом, изменяющимся с большой скоростью(не- 4() сколько квантов за такт), младшие разряды границ о-. еэка равны нулю и не меняются, что можно учесть при выдаче кода и тем самым сократить число избыточных данных. Заметим что 4 текущая величина отрезка несет информацию о скорости изменения сигнала.

Во-вторых, ни одна граница ни одного из отрезков независимо от скорости входного сигнала не выходит за границы диапазона изменения сигнала, что позволяет не уменьшать этот диапазон.

Следует заметить, что в и-разрядном цифроаналоговом преобразователе формируются уровни от 0 до 2" -1. Как видно из фиг. 3, для работы предлагае-Ы мого САЦП нужен и уровень 2, используемый в качестве верхней границы, поэтому в счетчике 25 (фиг. 1) используемом в.качестве регистра верхней границы, добавлен старший раз-@} ряд 23, который при своем единичном состоянии обеспечивает с помощью клю« ча 7 подключение ко второму входу блока сравнения 2 непосредственно с выхода источника эталонного напряжения 8, минуя второй цифроаналоговый преобразователь 10. для реализации предлагаемого алгоритма необходимо установить правило, позволяющее определить, какой же половиной предыдущего (большего)отрезка применено следующее правило, полученное на основе анализа двоичных кодов границ отрезка: если правая единица в регистре нижней границы (25- фиг. 1) находится в более младшем разряде, чем правая единица в регистре нижней границы (18 — фиг.i)

1 то W=O (нижняя половина), если на- ." оборот, то W=i (верхняя половина).

Это правило и реализуется четвертым логическим блоком 7 (фиг.2).

Счетчик 25 работает в режиме сложения. Выходной код можно снимать

1 с реверсивного счетчика 18 (фиг.1), на котором зафиксирована величина нижней границы. отрезка, содержащего сигнал, а информацию о величине текущего отрезка, о погрешности пре-> образования и о скорости изменения входного сигнала, можно получить с распределителя импульсов 13.

Как видно из фиг. 3, в максимальный отрезок (0,16), охватывающий весь диапазон изменения сигнала, преобразователь не возвращается, поэтому начинать преобразование можно с одного из отрезков(0,8) или (8,16), при. этом можно удалить старший разряд, распределителя импульсов и соединенные с ним элементы И 21. и 22. Если входной сигнал находится внутри минимального отрезка, то никаких действий в преобразователе не производится.

Устройство работает следующим образом.

Предположим, что сигнал начальной установки (на фиг.1 не показан) устанавливает в распределителе импульсов

13 код 10...0, в реверсивном счетчи ке 18 код 0...0 и в счетчике 25 код

10...0, при этом на выходах первого

9 и второго 10 цифроаналоговых преббраэователей устанавливаются образцовые уровни, соответствующие границам отрезка, а на выходе делителя на два 12 формируется уровень, соответствующий середине отрезка. С приходом тактового импульса от генератора тактовых импульсов 11 на управляющие выходы блоков сравнения 1,2 и 3 происходит сравнение входного сигнала с образцовыми уровнями, сигналы с блоков сравнения 1 - Э расшифровываются первым логическим блоком 4, этот же тактовый сигнал с помощью четвертого логического блока 7 определяет, какой половиной является текущий отрезок, и устанавливает соответствующий признак W на триггере 16. С выхода Первой линии задержки 14 тактовый сигнал поступает на второй логический блок 5, который производит следую797064 щие действия: во-первых, если с первого логического блока 4 приходит сигнал 6 или,т. е. входной сигнал находится внутри отрезка, и при этом отрезок не является минимальным, т. е. младший разряд распределителя импульсов находится в состоянии "0", то производится сдвиг вправо ($ <) на один разряд единицы в распределителе импульсов, тем самым подготавливается уменьшение величины отрезка в два раза во-вторых, если с первого логического блока 4 приходит сигнал >, т. е. входной сигнал находится ниже нижней границы, и при этом текущий отрезок является нижней .половиной предыдущего (%) или же если с 15 первого логического блока 4 приходит сигнал А, т. е. входной сигнал находится выше верхней границы, и при этом текущий отрезок является верхней половиной предыдущего, то Щ производится сдвиг влево () на один разряд единицы в распределителе импульсов 13, тем самым подготавливается удвоение величины отрезка; в третьих, если приходит сигнал или 8 или и при этом отрезок .не является минимальным,то появляется сигнал f :на третьем выходе второго логического блока 5), осуществляющий перепись информации с реверсивного счетчика 18 в счетчик 25, и при этом обнуляется дополнительный старший разряд 23 счетчика 25, тем самым начинается смещение отрезка; в-четвертых, с приходом сигнала 4 вырабатывается сигнал осуществляющий 35 перепись содержимого счетчика 25 в реверсивный счетчик 18, т. е. начинается подъем текущего отрезка. При появлении на выходе первого логического блока 4 сигналов Я" или Р 40 с помощью сигналов f < или f>< (посту пающих с первого или второго выхода третьего логического блока 6) производится соответственно установка либо. режима сложения, либо режима вычитания в реверсивном счетчике 18.

С выхода второй линии задержки 15 тактовый сигнал поступает иа.третий логический блок б и, во-первых, если

Имеются сигналы "и 1 или Ь, то вырабатывается сигнал 1 %, который добавляет единицу в разряд реверсивного счетчика 18,: номер которого определяется распределителем импульсов 13, тем самым завершается формирование нижней границы нового отрезкау во-вторых, если имеются сигналы g и р или d то вырабатывается сигнал 3, который прибавляет единицу в разряд счетчика 25, номер которого определяется распре- ц) делителем импульсов 13.

Процесс преобразования всех следящих аналого-цифровых преобразователей, использующих один образцовый уровень, можно представить п1-крат« ной марковской цепью,т. е. цепью,учитывающей m предыдущих (во времени) значений сигнала (ответов блоков сравнения). Процесс преобразования предлагаемого следящего аналогоцифрового преобразователя представ- ляется и -мерной (м --3), цепью Маркова, т. е. цепью; использующей три сравнения (в .пространстве), но в один момент времени.

Моделирование предлагаемого десятиразрядного следящего аналого-цифрового преобразователя, проведенное при воздействии различных сигналов, показало, что погрешность его, B зависимости от сигнала, на 40-70% меньше диапазон возможных изменений сигнала на 15-30% шире, а вероятность правильного ответа на 40-50% выше, чем у прототипа.

Формула изобретения

Следящий аналого-цифровой преобразователь, содержащий генератор тактовых импульсов, первый блок сравнения, первый аналоговый вход которого соединен с шиной входного сигнала, а ггорой аналоговый вход соединен с выходом первого цифроаналогового преобразователя, аналоговый вход которого соединен с выходом источника эталонного напряжения, цифровые входы первого цифроаналогового преобразо вателя соединены с выходами триггеров реверсивного счетчика, о т л ич а ю шийся тем, что, с целью уменьшений погрешности преобразова ния и повышения достоверности выдаваемых кодов, в устройство введены второй и третий блоки сравнения, второй цифроаналоговый преобразователь, делитель напряжения на два, аналоговый ключ, счетчик, триггер дополнительного старшего разряда счетчика, триггер, четыре логических блока, четыре группы элементов

И, две линии задержки, причем первые аналоговые входы второго и третьего блоков сравнения соединены с шийой входного сигнала, а выходы всех блоков сравнения соединены соответственно с первым, вторым и третьим входами первого логического блока, управляющие входы всех трех ,блоков сравнения соединены с выходом генератора тактовых импульсов, второй аналоговый вход второго блока сравнения соединен с первым входом делителя напряжения на два и с выходом аналогового ключа, первый аналоговый вход которого соединен с выходом источника эталонного напряжения и с аналогбвым входом второго цифроаналогового преобразователя, вто. рой аналоговый вход ключа соединен с выходом второго цифроаналогового преобразователя, второй аналоговый

797064

12 вход первого блока сравнения соединен со вторым входом делителя напряжения на два, второй аналоговый вход третьего блока сравнения соединен с выходом делителя напряжения на два, первый, второй, третий, четвертый выход первого логического блока соединены соответственно с первым, вторым, третьим, четвертым входами второго и третьего логических блоков, пятые входы второГо и третьего логических блоков соединены с выходом последнего разряда распределителя импульсов, шестой вход второго логического блока соединен с выходом первой линйи .задержки и со вхо дом -второй линии задержки, выход ко- И торой соединен с шестым входом третьего логического блока, вход первой линии задержки соединен с выходом генератора тактовых импульсов, седьмой вход второго логического блока сое- 26 динен с единичным выходом триггера, единичный и нулевой входы которого соединены соответственно с первым и вторым выходами четвертого логического блока, первая группа входов которой соединена с выходами разрядных триггеров реверсивного счетчика и с первыми входами элементов И первой группы, вторая группа входом четвертого логического блока соединена с выходами разрядных триггеров .счетчика, кроме дополнительного-старшего разряда, с цифровыми входами второго цифроаналогового преобразователя и с первыми входами элементов И второй группы, а третий вход соединен с выходом генератора тактовых импульсов, при этом единичный выход триггера дополнительного старшего разряда счетчика соединен с управляющим входом аналогового ключа, выходы злемен-

Источники информации, принятые во внимание при экспертизе

1. Преобразование информации в аналого-цифровых вычислительных устройствах и системах.. Под ред.

Г. М. Петрова.М., Машиностроение

1973,. с. 207.

797064

Сост авитель Л. Беляева

Редактор И. цыткииа Техред .Н.Ковалева Корректор О. Билак

Заказ . 9801 8 Тираж 999 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, г. ужгород, ул. Проектная,4