Синхронный делитель частоты сле-дования импульсов ha 5

Синхронный делитель частоты сле-дования импульсов ha 5

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКРМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<щ797079 (61) Дополнительное к авт. саид-ву —. (22) Заявлено 26. 03. 79 (21) 2742028/18-21 ({53)М К, 3 с присоединением заявки NP— (23) ПриоритетН 03 К 23/00

Государетоениый комитет.

СССР во делам изобретеняя я открытяй

Опубликовано 156181. Бюллетень HP 2 (53) УДК 621. 374. 32 (088.8) Дата опубликования описания 180181 (72) Авторы изобретения

:E ° С.Бугаец и B.В.Кацман (71) Заявитель (54) СИНХРОННЫЙ. ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ

ИМПУЛЬСОВ НА 5

Изобретение относится к импульсной технике и может быть использова- . но в генераторах импульсов и синтезаторах частоты.

Известен синхронный делитель частоты следования импульсов, содержащий регистр сдвига с обратными связями на триггерах (11.

Недостатком данного делителя явля- 1О ется низкое быстродействие.

Наиболее близким по технической . сущности к изобретению является син- . хронный делитель частоты следования импульсов на 5, содержащий регистр сдвига на .трех последовательно соединенных О-триггерах, С-axogya которых подключены к шине входного сигнала, а первый и второй 0-входы первого 0-триггера соединены соот.ветственно с инверсными выходами второго и третьего 0-триггера f2).

Данный делитель обладает высоким быстродействием, определяемым задержкой одного разряда, но не обеспечивает возможность достижения скважкбс-: ти, равной 2, при наличии на входе сигнала такого типа.

Цель изобретения — обеспечение возможности достижения скважности, равной 2.

С этой целью в синхронный делитель частоты следования импульсов на 5, содержащий регистр сдвига на трех последовательно соединенных

0-триггерах, С-входы которых подключены к шине входного сигнала, а первый и второй 0-входы первого

0-триггера соединены соответственно с инверсными выходами второго и третьего D-триггеров, введены дополнительный 0-триггер и- элемент

ИЛИ, первый вход которого соединен с инверсным выходом второго . D-триггера, второй вход — с выходом дополнительного D-триггера, С-вход которого подключен к шина инверсного входного сигнала, а 0-вход — к инверсному выходу первого О-триггера. а

На чертеже изображена структурная электрическая схема устройства.

Оно содержит 0-триггеры 1-3 регистра сдвига, D-триггер 4, дополнительный элемент ИЛИ 5.

Делитель. работает следующим o6pa- зом.

Входной сигнал с периодом Т и скважностью 2 поступает на регистр

790979

Формула изобретения

Составитель О.Кружилина

Редактор N,Öûòêèíà Техред Н.Ковалева Корректор M., .tåè÷èê

Заказ 980 / 8 Тираж Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП"Патент"-, r.Óæãîðoä,óë.Ïðoåêòíàÿ,4 сдвига, и тот последовательно проходит следующие состояния:

1 1 1

0 1 1

О О 1

1 0 0

1 1 O

1 1 1 то. есть формирует последовательность, импульсов с периодом 5Т и скважностью

5 (3 или 5) 2. На вход С D-,òðèããåðà

4 поступает инвертированный входной сигнал,что позволяет получить на его выходе последовательность импульсов, опережающую на полтакта последовательность импульсов на инверсном выходе D-триггера 2. В результате на выходе элемента 5 формируется сигнал с периодом 5 и скважностью 2.

Данное устройство позволяет цифровым методом сформировать выходной сигнал со скважностью. 2; благодаря чему стало возможным избежать применения аналоговых схем для восстановления скважности 2, характеризующихся большой инерционностью, низ. кой надежностью и высокой стоимостью.

Синхронный делитель частоты следования импульсов .на 5, содержащий регйстр сдвига на трех последовательно соединенных 0-триггерах

C-входы которых подключены к шине входного сигнала, а первый и второй

0-входы первого D-триггера соединены соответственно с: инверсными выходами второго и третьего D"триггеров, ® отличающийся тем, что, с целью обеспечения возможности достижения скважности, равной 2, в него введены дополнительный 0-триггер и элемент ИЛИ, первый вход которего

1$ соединен с инверсным выходом второго

О-триггера, второй вход — с выходом дополнительного О-триггера, С-вход которого подключен к шине инверсного входного сигнала, à D-вход - к р инверсному выходу первого D-триггера.

Ф

Источники информации, принятые во внимание при экспертизе

1.Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств. Москва, "Сов.радио", 1975, с.182. рис.5.20.

2.Микросхемы интегральные гибридные "Вента-2"; Руководящий технический материал по .применению ХИЗ.088.

020/021, 1970. с.25.