Параллельный комбинационныйсумматор

Параллельный комбинационныйсумматор

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (22) Заявлено 31.1078 (21)2680936/18-24

Сеюз Советских

Социалистических

Республик (u>798827 (51)М. Кл.з с присоединением заявки йо

G 06 F 7/50

Государственный комитет

СССР но делам изобретений и откръ гнй (23) Приоритет

Опубликовано 230131. Бюллетень М 3

Дата опубликования описания 230131 (53) УДК 681.325 (088.8) К.Г. Вълков, В.И. Корнейчук, В.П. Тарасенко, И.Д. Цветанов и В.Х. Цонев (72) Авторы изобретеиия

Киевский ордена Ленина политехнический институт им.50-летия

Великой Октябрьской социалистической революции (71) Заявитель л --- i (54) ПАРАЛЛЕЛЪНЫЙ КОМБИНАЦИОННЫЙ СУММАТОР

Изобретение относится к вычислительной технике и может применяться в сумматорах арифметических. устройств цифровых вычислительных машин.

Известен параллельный комбинационный сумматор, выполненный на базе одноразрядных сумматоров с включением дополнительных логических элементов (1).

Недостатком его является плохая диагностицируемость, выражающаяся в большом числе входных наборов, необходимых для полной диагностики сумматора, а также низкая надежность.

Наиболее близким к предлагаемому 15 является параллельный комбинационный сумматор, состоящий иэ.п полных одноразрядных сумматоров, выводы нереносов которых подключены к первым входам элементов И, вторые входы ко- 20 торых подсоединены к дополнительной входовой шине, а их выходы подключены к первым входам -элементов ИЛИ, выходы которых соединены с входами переносов одноразрядных сумматоров старших разрядов, а вторые входы элементов ИЛИ, за исключением элемента ИЛИ разряда, следующего после старшего разряда, подключены к.выходу двухвходового элемента ИЛИ, первый 30 вход которого соединен с входом переноса младшего разряда сумматора, а второй подключен к входу элемента

НЕ, вход которого соединен с дополнительной входной шиной, а к второму входу элемента ИЛИ> разряда следующего после старшего разряда сумматора, подключен выход элемента И, один вход которого подключен к выходу элемента НЕ, а другой - к. выходу двухвходового элемента NIH, первый вход которого подключен к выходу элемента

И, выходы которого подсоединены к выходам переносов всех одноразрядных сумматоров, «а второй вход подсоединен к выходу элемента ИЛИ-НЕ, входы которого соединены .с,выходами переносов всех одноразрядных сумматоров (2).

Недостатком этого сумматора является то, что в нем обнаруживаются ошибки, только при формировании переносов в одноразряднык сумматорах, а также требуется дополнительное исследование сигналов на .выходах одноразрядных сумкаторов для обнаружения отказов при формировании суми.

Кроме того, этот сумматор обладает низкой надежностью.

798827

11ель изобретения — повышение надежности сумматора.

Пос тавленн ая цель достиг аетс я тем, что в параллельный комбинационный сумматор, содержащий п одноразрядных сумматоров, с (i-k+1)-ro no i-ый одноразрядные сумматоры образуют ,группу, где i=k, 2k, 3k,...,n (и разрядность сумматора, k > 1 — произвольное целое число, выходы пере-, носов которых, кроме i-х, подключены fQ к первым входам соответствующих элементов И переноса, вторые входы которых объединены и подключены к установочной входной шине сумматора, а выходы соединены с первыми входами соответствующих элементов ИЛИ переноса, выходы которых соединены с входами переносов одноразрядных сумматоров последующих разрядов, вторые входы элементов ИЛИ объединены и соединены с выходом первого элемента И, первый вход которого подключен к входу переноса младшего разряда сумматора и входной шине переноса сумматора, второй вход — к выходу элемента НЕ, вход которого подключен к установочной 25 входной шине устройства, выходы сумм всех одноразрядных сумматоров, кроме

i-x, подключены к выходным шинам сумматора, входы слагаемых всех одноразрядных сумматоров подключены попарно к входным шинам сумматора, второй и третий элементы И, первые входы которых подключены соответственно к выходу и входу элемента НЕ, а выходы - с входами перього элемента ИЛИ, выход которого является выходом переноса сумматора, введены группа элементов И/И-НЕ, многовходовый элемент

И, элемент И, rpyппы элементов И, группы элементов ИЛИ, группу триггеров, блоки сравнения сумм и блоки сравнения переносов, входы каждого блока сравнения сумм и блока сравнения переносов подключены соответственно к выходам суммы и переноса соответствующей группы одноразрядных 45 сумматоров, а выходы - к входам соответствующего элемента И/И-НЕ группы, прямые выходы элементов И/И-HE группы подключены к входам многовходового элемента И, выход которого под-5О ключен к второму входу третьего элемента И, выходы переноса старших разов сумматоров (i--х(i=1,2,...,n/k)) упп соединены с йервыми входами соответствующих элементов И пятой группы, выходы которых подключены к входам соответствующих элементов

ИЛИ третьей группы, вторые входы которых подключены к выходам соответствующих элементов И шестой группы, первые входы j — х элементов И шестой 60 группы (j=l 2,3,...,и/k) подключены к инверсным выходам соответствующих триггеров группы, вторые входы, кроме первого элемента И шестой группы, подключены к выходам (3-1)-х элемен- 65 тов ИЛИ третьей группы, второй вход первого элемента И шестой группы подключен к входу переноса сумматора, выходы элементов ИЛИ третьей группы подключены к первым входам соответствующих элементов И седьмой группы, вторые входы которых объединены и подключены к входу элемента EIE, а выходы соединены с первыми входами соответствующих элементов ИЛИ четвертой группы, вторые входы которой объединены и подключены к выходу второго элемента И, а выходы соединены с входами переносов сумматоров мпадших разрядов (j-1)-х групп, выход

n/k-ro элемента ИЛИ третьей группы подключен к первому входу четвертого элемента И, установочные входы триггеров объединены и подключены к выходу восьмого элемента И, первый вход которого подключен к установочной входной шине сумматора и к установочным входам одноразрядных сумматоров групп, второй вход — к входной шине записи сумматора и первым входам элементов И девятой группы, вторые входы которых подключены к инверсным выходам соответствующих элементов И/И-НЕ группы, выходы элементов

И девятой группы подключены к информационным входам соответствующих триггеров, прямые выходы которых подключены к вторым входам соответствующих элементов И пятой группы и к первым входам соответствующих элементов

И десятой группы, вторые входы которых объединены и подключены к выходу элемента НЕ, а выходы соединены с входами соответствующих элементов

ИЛИ пятой группы, вторые входы которых соединены с выходами соответствующих элементов И одиннадцатой группы, первые входы которых объединены и подключены к входу элемента НЕ, а вторые входы соединены с выходами суммы старших разрядов соответствующих групп, выходы элементов ИЛИ пятой группы являются выходами суммы старших разрядов групп сумматора.

На фиг.1 дана блок-схема предлагаемого сумматора; на фиг.2 — схема сравнения переносов или сумм; на фиг.3 — схема полного и-разрядного сумматора каждой группы.

Сумматор содержит n/k групп одноразрядных сумматоров 1. Выходы переносов и сумм одноразрядных сумматоров группы подключены соответственно к схемам сравнения переносов 2 и сумм 3, выходы которых соединены с входами элементов И 4, Прямые выходы элементов И 4 отдельных групп соединены с входами И 5, выход которых подключен к входу элемента И б контроля, а инверсные выходы — к первому входу элемента И 7, подключенного к входу установка О триггера 8 соответствующей группы. Вход установка 1 триггера 8 соединен с

798827 выходом элемента И 9, к входам которого подключены первая дополнительная шина 10 установка и вторая дополнительная шина 11 запись сумматора. Второй вход элемента И 7 подключен к второй дополнительной. шине 11 запись . Прямой и инверсный выходы триггера 8 1-ой группы подключены соответственно к входам первого 12 и второго 13 элементов Игруппы, выходы которых соединены с входами элемента ИЛИ 14. К вторым входам первого 12 и второго 13 элементов И l-ой группы подключаны соответственно выход переноса старшего разряда i-ой группы и выход элемента

ИЛИ 14 1-1.группы. При этом второй вход второго элемента И 13 группы подключен к входу 15 переноса сумматора. Выход элемента ИЛИ 14 1-ой группы соединен с первым входом эле« мента И 16, к второму входу котОроГО подсоединена дополнительная шина 10 установка . Выход этого элемента подключен к первому входу элемента ИЛИ 17, к второму входу которого, за исключением элемента ИЛИ 17 самой старшей группы, подключен выход элемента И 18, входы которого связаны с входом 15 переноса,и через элемент

ИЕ 19 с дополнительной шиной 10 установка . К второму входу элемента ИЛИ 17 самой старшей группы, выход которого является выходом 20 переноса сумматора, подключен выход элемента И 5 контроля. Выходы одноразрядных сумматоров группы, за исключением самого стараего разряда группы, подключены к выходу 21 сум» .матора. Выход старшего разряда группы подключен к первому входу элемента И 22, к второму входу которого подсоединена дополнительная шина 10 установка . Выход элемента И 22 .связан с входом элемента. ИЛИ 23> второй вход которого соединен с выходом элемента И 24. Первый вход элемента И 24 соединен с выходом элемента НЕ 19, а второй с прявык выходом триггера 8. Выход элемента

ИЛИ 23 является выходом старшего yas ряда группы. Каждая группа сумматора, входы которой соединены с входами 25 и 26 слагаемых, содержит при равноразрядных группах и одноразрядных сумматоров 27 (фиг.3)..Выходы переноса отдельных разрядов, за исключением самого старшего, подключены к входам элементов И 28, вторые входы которых связаны с дополнительной шиной 10 . установка, а выходы с первыми входами элементов ИЛИ 29.

Вторые входы элементов HJN 29 соединены с выходом элемента ИЛИ 18, а их выходы подключены к входам переноса следующих разрядов. Схема сравнения переносов ? è сумм 3 может быть выполнена на основе элементов

И 30r ИЛИ-НЕ 31 и элемента ИЛИ 32 (фиг.2) .

B режиме диагностицирования сумматор работает следующим образом.

На шинах 10 установка и 11 запись подаются сигналы, равные логической единице, которые через я элемент,И 9 поступают на входы установка 1 триггеров 8.,Все триггеры 8 переходят в единичное состояние.

На этом заканчивается подготовительный режим. Для проведения диагности © ки на шину 10 установка подается сигнал логический нуль. По этому сигналу прерываются цепи переноса между единоразрядными сумматорами 27 посредством элементов И 28, а между группами 1 посредством элементов И 16.

1$ Кроме того, этот сигнал инвертируется посредством элемента И 18.

Таким образсм,перенос самого младшего разряда сумматора-можно подавать единовременно через элементы И 18 и а ИЛИ 29 на входы переносов каждого единоразрядного сумматора 27 в группах, за исключением одноразрядных сумматоров саьых младших разрядов групп, перенос на которые подается ,5 посредством элемента И 18 и ИЛИ 12.

Поскольку связь между отдельными одноразрядными сумматорами прерывается, то для проверки одноразрядных сумматоров на выходах С и С и на входе

15 переноса подают одинаковые набо Е ры. Количество таких наборов равно

2 . Равенство входных наборов обеспечивает равенство выходных сигналов всех разрядов сумматора. Путем сравнения этих сигналов судят о правильиоМ сти работы группы 1.или всего сумматора э целом, Сравнение сигналов иа выходе осуществляется. схемами сравнения переносов 2 и схемами сравнения сумч 3 дли каждой Х группой, а ,щ отдельные группы сравниваются между собой элементом И 5. После сравнива- . ния сигнал с выхода элемента И 5 через элементы И 6 и ИЛИ 17 подается на выходы 20 сумматора. Если хотя бы один из одноразрядных сумматоров не® правильно формирует суммы или переносы, сшибка обнаруживается на выходе 20. Используя информацию на выходах схем равенства сумм 3 и равенства переносов 2 судят.о работе каждой

8-ой группы. Это осуществляется элементами И 7 и триггерами 8. Если группа работает неправильно, то на инверсном выходе элемента И 4 появляется логическая единица. Этот сиг$$ нал через элементы И 7 поступает на вход триггера 8 и изменяет его состояние от 1 в 0 . На .прямом выходе триггера 8 появляется 0, который через элементы И 24 и HJIH 23 появляется на выходе 21 старшего разряда группы (так как на втором входе элемента И 24 с шины 10 I управление через элемент HE 19 подается логическая единица, а на один из входов элемента И 22 с шины 10 управ798827 ление подается логический нуль в режиме диагностики) . Если сумма и переносы в группе формируются правильно .то на выходе старшего разряда сумм группы образуется логическая единица.

Если в процессе диагностики обнаруже-: на ошибка н группе,и триггер изменил свое состояние от "1" в "0",то он остается н этом состоянии. Кроме того, если завершена диагностика и сумматор работает в режиме суьщирования, при наличии отказа в группе, с иннерсного выхода триггера 8 группы подается логическая единица на один из входов элемента И 13, а с прямого выхода триггера 8 подается логический нуль на один из входов элемента И 12.

Это позволяет подать перенос от предыдущей исправно работающей группы на следующую исправно работающую группу, обходя неисправно работающую группу или группы. Если неисправно Щ работает .первая (младшая) группа, то перенос подается на следующую исправно работающую группу. Это осуществляется элементом И 13 и ИЛИ 14 группы. При правильной работе группы на прямом и обратном выходах триггера 8 стоят соответственно логические 1 и 0, которые подаются соответственно на выходы элементов И 12 и И 13. Это позволяет подать перенос с выхода переноса старшего раз- ЗО ряда группы через элементы И 12 и

ИЛИ 14, на вход переноса следующей группы. Схема сумматора позволяет производить диагнозироваиие при помощи минимального числа наборов. На выходе 20 сумматора получаем информацию о правильности работы сумматора в целом, а на выходе 21 сумм старших разрядов каждой группы информацию о правильности работы этой жв группы.

Кроме этого, антоматически отключаются неисправно работающие группы.

Это позволяет при малом числе отказов применять тот же сумматор, испол=эуя только исправно работающие группы. Разбиение группы осуществляют произвольным образом. При исследовании для 1б-разрядного сумматора оптимальные результаты дает разбивние на четыре группы. В этом случае дОполнительное оборудование, посчитфнное на базе двухвходовых элементбв, достигает 20%. Аналогично находят максимум для сумматора другой разрядности.

Данный сумматор позволяет путем введения дополнительного оборудования сокра=ить существенно количество наборов для полной диагноэируемости, а отсюда и время диагностики, упростить диагнозирующее устройство, вводя при этом только одну дополнительную шину.

При проектировании сумматора предусматривают одну или несколько дополнительных резервных групп, при помощи которых заменяются группы с неисправностями и при этом сумматор не изменяет свою разрядность.

Формула изобретения

Параллельный комбинационный сумматор, содержащий и одноразрядных сумматоров, с (i-k+1)-ro по 1-ый,одноразрядные сумматоры образуют группу, где i=k, 2k, 3k,...n (n — разрядность сумматора, k > 1 - произвольное целое число, выходы переносов которых, кроме z.-х, подключены к первым входам соответствующих элементов И переноса, вторые входы которых объединены и подключены к установочной входной шине сумматора, а выходы соединены с первыми входами соответствующих элементов ИЛИ переноса, выходы которых соединены с входами переносов одноразрядных сумматоров последующих разрядов, вторые входы элементов ИЛИ объединены и соединены с выходом перного элемента И, первый вход которого подключен к нходу переноса младшего разряда сумматора и нходной шине переноса сумматора, второй нход к выходу элемента НЕ, вход которого подключен к установочной входной шине устройства, выходы сумм всех одноразрядных сумматоров, кроме i-х, подключены к выходным шинам сумматора, входы слагаемых всех одноразрядных сумматоров подключены попарно к входным шинам сумматора, второй и третий элементы И, первые входы которых подключены соответственно к выходу и входу элемента НЕ, а выходы - с входами первого элемента ИЛИ, выход которого является выходом переноса сумматора, о т л и ч а ю щ и с я тем, что, с целью повышения надежности, в него введена группа элементов И/И-НЕ, многонходовой элемент

И, элемент И, группы элементов И, группы элементов ИЛИ, группу триггеров, блоки сравнения сумм и блоки сравнения переносов, входы каждого блока сравнения сумм и блока сравнения переносов подключены соответственно к выходам суммы и переноса соответствующей группы одноразрядных сумматоров, а выходы — к входам соответствующего элемента И/И-НЕ группы, прямые выходы элементов И/И-НЕ группы подключены к входам многовходового элемента И, выход которого подключен к второму нходу третьего элемента И, выходы переноса старших разрядов сумматоров (1.-x(i=1,2,...n/k)) групп соединены с первыми входами соответствующих элементов И пятой группы, выходы которых подключены к входам соответствующих элементов ИЛИ третьей группы, вторые входы которых подключены к выходам соответствующих элементов И шестой группы, первые входы j-х элементов И шестой группы

i(j=1,2,3,...n/k), подключены к инверсньи выходам соответствующих триггеров

798827

10 группы, вторые входы, кроме парвого элемента И шестой группы, подключены к выходам (j-1) -х элементов ИЛИ третьей группы, второй вход первого элемента И шестой группы подключен к входу переноса сумматора, выходы элементов ИЛИ третьей групп подключены к первым входам соответствующих элементов И седьмой группы, вторые входы которых объединены и подключены в входу элемента НЕ, а выходы соединены с первыми входами соответ- © ствующнх элементов ИЛИ четвертой группы, вторые входы которой объединены и подключены к выходу второго элемента И, а выходы ссединены с входами переносов сумматоров младших !3 разрядов (j-l) -х групп, выход n/k-го элемента ИЛИ третьей группы подключен к первому входу четвертого элемента И, установочные входы триггеров объединены и подключены к выхо- щ ду восьмого элемента И, первый вход которого подключен к установочной входной шине сумматора и к установочным входам одноразрядных сумматоров групп, второй вход - к входной шине записи сумматора и первым входам элементов И девятой группы, вторые входы которых подключены к ин.-версным выходам соответствующих зле» ментов И/И-НЕ группы, выходы элемен.тов И девятой группы подключены к информационным входам соответствующих триггеров, прямые выходы которых подключены к вторым входам соответствующих элементов И пятой группы и к первым входам соответствующих элементов И десятой группы, вторые входы которых объединены и подключены к выходу элемента НЕ, а выходы соединены с входами соответствующих элементов ИЛИ пятой группы, вторые входы которых соединены с выходами соответствующих элементов И одиннадцатой группы, первые входы которых объединены и подключены к входу элемента НЕ, а вторые входы соединены с выходами сумма старших разрядов соответствующих групп, выходы элементов ИЛИ пятой группы. являются выходами сумам старших разрядов групп сумматора.

Источники 1 информации, принятые во внимание при экспертизе

1. Самофалов К.Г. и др. Электронные цифровые вычислительные машины, Вища школа, Киев, 1976, с. 167, ръ 112а.

2. Авторское свидетельство СССР по заявке Ю 2519171, кл. G 06 F 7/385, 24.08.78 (прототип) .

798827

Юхай сгагаема

Аие4

Составитель Н. Измайлова

Редактор Л. Кеви Техред A. Бабинец Корректор М. Коста

Заказ 10048/бб Тираж 756 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1130 35, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r.Óæãîðoä, ул.Проектная, 4