-разрядный двоичный счетчик

-разрядный двоичный счетчик

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61} Дополнительное K авт. санд-ву (22} Заявлено 27. 03. 79 (21} 2742666/18-21 (51) М. КЛ. с присоединением заявки И©

Н 03 К 23/02

Н 03 К 21/34

Государственный комитет

СССР по делам нэобретеннй н открытий (23} ПриоритетО»тубликовамо 310181. Бюллетень Но 4

Дате опубликования описания 010281 (53) УДК621 ° 374 ° . 32 (088. 8 ) (5 4 ) N-РАЗРЯДНЫЙ ДВОИЧНЫЙ СЧЕТЧИК

Изобретение относится к импульсной технике и может быть использовано при реализации технических средств.

Известны N -разрядные суммирующие двоичные счетчики (11 с естественным порядком счета по модулю и, где 2 п< 2

Недостатком этих счетчиков является большое время коррекции запрещенных кодов.

Известен 5-тн разрядный двоичный счетчик с естественным порядком счета по модулю двадцать, содержащий собст- tS венно 5-тн разрядный двоичный счетчик с естественным порядком счета по модулю и = 20... и входную шину, соединенную со счетным входом счетчика. При поступлении входных сигналов 29 счетчик последовательно изменяет свое состояние в соответствии с двоичным кодом 00...0, 10...0, и т.д. до тех пор, пока в нем не установится двоичный код, соответствующий числу 19.

После этого счетчик переходит в исходное состояние 00...0 2).

Недостатком этого счетчика является большое время коррекции запрещенных кодов.

Цель изобретения — сокращение времени коррекции запрещенных кодов.

1 ю

Поставленная цель достигается тем, что в l4 --разрядном двоичном счетчике с естественным порядком счета по модулю и 1 где n- $" +„1, 2 + 2+1, й- ». 2 f 1+ 2 + 2+ н+

2 +1+2 +2 + ... +2 +2 прямой выход й-ого разряда соединен со входами установки в нулевое состояние соответственно разрядов

1-(и-1), 2-(И-1),..., (й-2) — (М-1), ,н 1.

На »риг. 1 представлена схема й-раз рядного двоичного счетчика; на фиг. 2 - практическая схема суммирующего счетчика по модулю 5.

Счетчик содержит й-разрядов 1, входную шину 2 и производит подсчет импульсов по модулю и. Прямой выход

Н-го разряда счетчика соединен со входами установки в нулевое состояние соответствующих разрядов.

Однозначное соответствие между, модулем и счетчика и номерами разрядов, входы установки в нулевое состояние которых соединяются с пря- . ьее» выходом м -ro разряда, приведено в таблице.

801258

Модуль счетчика

Номера разрядов

Й О

2 + 2 + 1

1- (4-1)

2- (й -1) Формула изобретения й-4 о . и-4

2 +1+2 +2 +...+2 + н-з N-1

iput. 1

4ри, 2

Составитель Левченко

Редакто С. Шевченко Тех M.Ãîëèíêà Ко кто Г Решетннк

Заказ 10456/78 Тираж 999 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва, Ж-35 Ра ская наб,, 4 5

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4

° б ° ° ° ° ° и-1 о 1 N 4

2 + 1+2 +2+...+2 (N 2) -(N-1) Устройство работает следующим образом.

При поступлении входных сигналов на входную шину счетчика он последовательно принимает следующие кодовые комбинации 000...0, 10...0,010...0, и т.д. до тех пор, пока в нем не устанавливается двоичный код, соответствующий числу (И -1). После этого счетчик переходит в исходное состояние 00...0. При возникновении в счетчике любого запрещенного кода на прямбм выходе g-го разряда возникает сигнал, устанавливающий в нули соответетвующие разряды. Таким образом ,происходит коррекция запрещенных кодов эа минимальное время.

Предлагаемая структура счетчика применения при построении суммирующих двоичных счетчиков с естественным порядком счета, работающих по модулю

3,5,6,9,10,12,17,18,20,24 и т.д. и -разрядный двоичный счетчик с естественным порядком счета по модулю

+ + + ... + 2 + 2, о т л иО й- 4 ч а ю шийся тем, что, с целью сокращения времени коррекции запре15 щенных кодов, прямой выход t4 --ного разряда соединен со входами установки в нулевое состояние соответственно разрядов 1-(Й-1), 2-(Й-1 ), ...,(М-2)-(М -1), М -1.

Источники информации, принятые во внимание при экспертизе

1. Будинский Я. Логические цепи в цифровой технике. М., "Связь", 1977, 25 с. 243-244, табл. 6,3.

2. Будинский Я. Логические цепи в цифровой .технике. М., "Связь", 1977, с. 262, рис. 6.106.