Способ цикловой синхронизацииблочного кода

Способ цикловой синхронизацииблочного кода

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<>801287

Ф

1 (61) Дополнительное к авт, саид-ву (22) Заявлено 120778 (21) 2643806/18-09 с присоединением заявки ¹ (23) Приоритет

Опубликовано 300181 Бюллетень М 4

Дата опубликования описания 30„0131 (51}М. Кл з

H 04 L 7/08

Государстаениый комитет

СССР ио делам изобретений и открытий (53) УДК 621. 394. .662(088.8) /

С.Б. Саломатин !

/ д

1 :

Минский радиотехнический институт - " - И7, 1 . (72) Автор изобретения (71) Заявитель (54) СПОСОБ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ

БЛОЧНОГО КОДА

Изобретение относится к радиотехнике и может использоваться в радиотехнических системах передачи данных блочным кодом Рида-Маллера первого порядка.

Известен способ цикловой синхронизации блочного кода, заключающийся в формировании на передающей стороне синхросигнала и суммировании по модулю два символов синхросигнала с четными символами кодовых слов, а на приемной стороне в приеме и выделении синхросигнала и определении границы разделения кодовых слов (1).

Однако применение известного способа для синхронизации кода Рида-Маллера первого порядка возможно только частично, что приводит к значительному снижению точности.

Цель изобретения — повышение точности

Цель достигается тем, что в способе цикловой синхронизации блочного кода, заключающемся в формировании на передающей стороне синхросигнала и суммировании по модулю два символов синхросигнала с четными символами ЗО кодовых слов, а на приемной стороне в приеме и выделении синхросигнала и определении границы разделения кодовых слов, на передающей стороне в качестве синхросигнала используют

Д-последовательность, циклически сдвинутую на один символ относительно последовательности четных символов кодового слова, .синхронно с которым формируют и суммируют по модулю два

Д-последовательность, число символов которой совпадает с числом символов кодового слова, а на приемной стороне из символов .принимаемого сигнала образуют выборочные последовательности, одна из которых содержит поступающие символы с четными, а другая с нечетными порядковыми номерами, выборочные последовательности раздельно преобразуются в последовательности сумм по модулю два символов выборочной последовательности с предшествующими им символами той же последовательности, по результатам преобразования определяют местоположение четных символов принимаемых кодовых слов, а при выделении синхросигнала суммируют по модулю два четные с предшествующими им нечетными символами передаваемого сигнала.

801287

Формула изОбретения

ВНИИПИ Заказ 10459/80 Тираж 709 Подписное

Филиал ППП "Патент",r.Ужгород,ул.Проектная, 4

На чертеже приведена структурная электрическая схема устройства для реализации предложенного способа.

Устройство содержит на передающей стороне кодирующий блок 1, первый сумматор 2 по модулю два, второй сумматор 3 по модулю два, генератор 4

Д-последовательностей, на приемной стороне генератор 5 опорных последовательностей, блок б управления, определитель 7 четности, выделитель 8 синхропоследовательности, блок 9 цикловой синхронизации по синхропоследовательности.

Устройство работает следующим образом.

На один вход сумматора 2 поступа- 15 ют символы кодового слова с выхода кодирующего блока 1. На другой вход сумматора 2 поступает Д-последовательность кода с выхода генератора 4, с другого выхода которого на вход щ другого сумматора 3 поступают в дискретные моменты времени символы синхронизирующей Д-последовательности.

Генератор 5 формирует меандровую последовательность, поступающую на вход определителя 7 местоположения четных символов, и опорную копию синхронизирующей последовательности

Д, номер которой на единицу больше последовательности, используемой на передающей стороне. Синхропоследо- вательность с выхода генератора 5 поступает на вход блока 9 цикловой синхронизации. Определитель 7 и блок 9 цикловой синхронизации работают по заданным процедурам определения

35 местоположения четных символов и установления цикловой синхронизации.

Очередность работы каждого из блоков определяет блок б управления, анализирующий состояния выходов оп- 49 ределителя 7 и блока 9. Выделение синхропоследовательности осуществляет выделитель 8 по алгоритму вычисления последовательности соотношений. Временную синхронизацию работы 4 выделителя 8 осуществляет блок б управления, учитывая результат onределения четных символов с выхода определителя 7.

Способ цикловой синхронизации блочного кода, заключающийся в формировании на передающей стороне синхросигнала и суммировании по модулю два символов синхросигнала с четными символами кодовых слов, а на приемной стороне в приеме и выделении синхросигнала и определении границы разделения кодовых слов, о т л и ч аю шийся тем, что, с целью повышения точности, на передающей стороне в качестве синхросигнала используют Д-последовательность, циклически сдвинутую на один символ относительно последовательности четных символов кодового слова, синхронно с которым формируют и суммируют по модулю два Д-последовательность, число символов которой совпадает с числом символов кодового слова, а на приемной стороне из символов принимаемого сигнала образуют выборочные последовательности, одна из которых содержит поступающие символы с четными, а другая — с нечетными порядковыми номерами, выборочные последовательности раздельно преобразуются в последовательности сумм по модулю два символов выборочной последовательности с предшествующими им символами той же последовательности, по результатам преобразования определяют местоположение четных символов принимаемых кодовых слов,а при выделении синхросигнала суммируют по модулю два четные с предшествующими им нечетными символами передаваемого сигнала.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 543182, кл. H 04 L 7/08, 1975 (прототип),