Цифровой многоканальный спектральныйанализатор электрических сигналов

Цифровой многоканальный спектральныйанализатор электрических сигналов

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Советских

Социалистинеских

Увснублик

<1805192 (61) ???????????????????????????? ?? ??????. ????????-????(22) ???????????????? 08.08 ?? 78 (21) 2653795>

С ПРИСОЕДИНВНИЕМ ЗаЯВКМ Ио—

С, 01 В 23/00

1 осударствеииый комитет

СССР

lIO e a N3O6pCTCMIII. и открытий (23) Приоритет

Опубликовано 150231. Бюллетень Йо о (53) УДК 681.323 (088. 8) Дата опубликования описания 17.02 ° 81 (72) Авторы изобретения

С.В. Архангельский и Ю.И. Шафоростов

Куйбышевский институт инженеров железнодорожного транспорта (71) Заявитель (54) ЦИФРОВОЙ МНОГОКАНАЛЬНЫЙ СПЕКТРАЛЬНЫЙ

АНАЛИЗАТОР ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ

Изобретение относится к автомати ке и вычислительной технике, в частности к устройствам для спектрального преобразования в цифровой форме сигналов (для цифровой фильтра5 ции), построенным на базе блоков задержек и блоков взвешенного суммирования, и может найти широкое применение при параллельном спектральном анализе электрических сигналов.

Известно устройство, предназначенное для спектрального анализа электрических сигналов (выделения спектральны* огибающих электрических сигналов), представленных в аналоговой форме, построенное на базе бло-, ков задержек и блоков взвешенного суммирования (1) .

К недостаткам известного устройства следует отнести невысокую точность выделения спектральных огибающих в исследуемых сигналах и трудность перенастройки фильтровой системы в устройстве на работу в другом, отличном от ранее используемого рабочего диапазона частот.

В связи с развитием цифровой техники - цифровых интегральных ло.гических микросхем, больших интегральных схем — микропроцессоров, стало возможным построение цифровых специализированных вычислительных устройств (цифровых спектральных анализаторов), предназначенных для спектрального анализа электрических сигналов (выделения спектральных огибающих электрических сигналов), свободных от вышеперечисленных недостатков аналоговых спектральных анализаторов ..

Наиболее близким по технической сущности к предлагаемому является цифровой параллельный спектральный анализатор. Он содержит генератор импульсов, аналого-цифровой преобразователь, имеющий информационный вход, подсоединенный ко входу устройства, управляющий вход, годсоединенный к выходу генератора, и выход, блок задержки с многими выходами. Информационный вход блока задержки подсоединен к выходу аналого-цифрового преобразователя, а управляющий вход блока задержки подсоединен к выходу генератора импульсов. Устройство содержит в каждом канале блок взвешенного суммирования, входы которого соединены с выходами блока задержки, и блоки выделения спект805192 ральной огибающей, вход каждого из которых соединен с выходом соответствующего блока взвешенного суммированияГЯ3.

Если обозначить через 2 () ()1,2...n) сигнал на выходе ) -ro блока взвешенного суммирования, через

i--й весовой параметр, соответствующий )-му входу j-го блока, то функция, реализуемая данным )-ым блоком взвешенного суммированйя, выраженная в аналитической форме, может быть записана в следующем виде: . (ф)= )»,, Х (Ц =1 2.,; = 1,2... и, -) ) =а где (Ц- сигнал, поступающий Hà i-й вход )-го блока взвешенного суммирования с выхода i-го блока задержки.

Следовательно, для формирования одного значения выходного сигнала

2>(t) j-му (j1,2...n) блоку взвешенного суммирования в соответствии с формулой (1) необходимо выполнить я операций сложения и m операций умножения. Время, затрачиваемое для формирования одного значения.выходного сигнала в блоке взвешенного.

/ Ф суммирования, обозначим через а8<

Элементы блока задержки совместно с блоками взвешенного суммирования образуют набор из олосовых цифровых фильтров, причем выход j-го блока взвешенного суммирования соответствует выходу j†- ro полосового фильтра.

Специальные блоки — блоки выделения спектральной огибающей,реализуют . функцию выделения с заданной точностью спектральных огибающих, которая сводится к детектированию и сглаживанию с определенной постоянной времени сигналов, поступающих на их входы с выходов соответствующих блоков взвешенного суммирования f2) .

Недостаток известного устройства относительно низкое быстродействие при цифровой обработке сигнала вслед ствие того, что быстродействие известного устройства определяется самыми Медленными блоками, входящими в его конструкцию, Такими медленными блоками в известной конструкции являются блоки взвешенного суммирования, так как ими реализуется относительно сложная функции, вклю чающая в себя умножение всех входных сигналов, поступающих с выходов блока задержки на-соответствующие весовые параметры, и последующее суммирование данных произведений. Поэтому быстродействие известного устройства определяется предельной частотой входного сигнала через время взвешенного суммирования 68 как f>-- > <<

Цель изобретения — увеличение быстродействия устройства при обработке сигналов. . Поставленная цель достигается тем что в цифровой многоканальный спектральный анализатор, содержащий аналого-цифровой преобразователь, информационный вход которого является входом устройства, а управляющий вход подключен к выходу генератора импульсов, выход аналого-цифрового преобразователя соединен со входом блока задержкиг управляющий вход которого подключен к выходу генератора импульсов, и в каждом канале блок взвешенного суммирования, выход которого подключен ко входу соответствующего блока выделения спектральной огибающей введены блок деления частоты и в каждый канал — регистр памяти, информационный вход каждого регистра соединен с соответствующим выходом блока задержки, управляющие входы регистров подключены к выходу блока деления частоты, вход которого соединен с выходом генератора импульсов, 20 выходы регистров памяти соединены с соответствующими входами блоков взвешенного суммирования.

Такое техническое Решение конструкции цифрового параллельного спектр рального анализатора основывается на следующих двух известных из теории свойствах спектральных преобразователей.

Максимальная частота изменения спектральной огибающей по выходу полосового фильтра не превышает половины его полосы пропускания °

Спектр аналогового сигнала после преобразования его в цифровую форму повторяется периодически в виде нижнего и верхнего боковых спектров около частот, кратных частоте преобразования сигнала в цифровую форму.

Из этих свойств следует, что час40 тоту преобразования в цифровую форму спектральной огибающейу а следовательно, и частоту следования отсчетов сигнала по выходу полосового фильтра можно брать, исходя из требо4 BBHHA к точности выделения самой спектральной огибающей, а выделять ее по первому нижнему боковому спектру около частоты следования отсчета по выходу полосового фильтра.

Следовательно, в цифровом многоканальном (параллельном) спектральном анализаторе, состоящем из набора полосовых фильтров, полосы пропускания которых одинаковы и равны аС и равномерно перекрывают частотный рабочий диапазон g-f ° отсчеты сигналов по выИ) ходам полосовых фильтров могут следовать без потери информации с частотой, равной по порядку значению величины полосы пропускания полосового фильтра. A так как- дЕ значительно меньше . верхней границы fp рабочего частотного диапазона О-f>, то на операции формирования одного отсчета выходного сигнала в блоках взвешенного суммирования, пРи пРочих равн х условиях, 805192 можно выделить значительно больше времени, если фиксировать иа это время выходные сигналы с блоков задержек.

В описываемом устройстве фиксация выходных сигналов с блоков задержек. производится в регистрах памяти ° Частота перезаписи значений сигналов, хранящихся в регистрах памяти, определяется частотой следования импульсов записи, поступающих на управляющие входы данных регистров памяти иэ блока деления частоты. Частота следования импульсов записи в соответствии с вышеизложенным может быть взята равной по порядку. значению величины df. Следовательно, время, которое может быть отведено блоком взвешенного суммирования для формирования одного. отсчета выходных сигналов, определяется из следующего соотно-. шения: 20

2 где С вЂ” некоторая константа, зависящая от конструкции блоков. выделения

:спектральной огибающей. На практике значение С может находиться в пределах от единицы до пяти, т. е .. М С ь5.

В описываемом устройстве, как и в известном устройстве, 321 быстродействие определяется самыми медленными блоками. Такими медленными блоками являются блоки взвешенного суммирования. Операция же перезаписи сигналов из рлоков задержек В регист З5 ры памяти представляет собой операцию типа "регистр-регистр", которая. обычно является одной из самых быстрых операций в цифровых вычислительных устройствах.

Оценим быстродействие .описываемо- 40 го устройства.

Как и для известного устройства под быстродействием понимается значение наибольшей частоты fili в спектре сигнала, при которой данный сигнал может быть обработан предлагаемым устройством без внесения частотных искажений.

Можно показать, что наибольшая допустимая частота f, которая может содержаться в спектре сигнала и которая может быть обработана описываемым устройством без внесения частотных искажений, равна: ! а где С=С C .У Ьс

n — число каналов.

Иэ этого соотношения следует, что при обработке сигналов известным $2) и предлагаемым устройствами, быстродействие предлагаемого устройства в 40 и/С раз выше, чем быстродействие известного; Этот выигрыш особенно велик при больших значениях n, т.е. при большом количестве-параллельных выходов. И

На чертеже приведена структурная схема описываемого спектрального анализатора сигналов.

Устройство имеет один вход и п выходов и содержит генератор 1, имеющий один выход, аналого-цифровой преобразователь 2, имеющий информационный вход, управляющий вход и выход, блок 3 задержки с m ячейками,,каждая иэ которых имеет информационный вход, управляющий вход и выход, блоков 4 взвешенного суммирования, каждый иэ которых имеет m входов и один выход, п блоков 5-1,..., 5-j,...5-п выделения спектральной огибающей, каждый иэ которых имеет один вход и один выход, m регистров б памяти, каждый из которых имеет информационный вход, управляющий вход и выход, блок 7 деления частоты, имеющий вход и выход.

Информационный вход блока 2 подсоединен ко входу устройства а выход — к информационному входу блока

3-1. Выход i †. го блока задержки подсоединен к информационному входу

i+1-ro блока задержки. Информационный вход i-ro регистра памяти подсоединен к выходу i-го блока задержки, а выход — к i-му входу всех блоков 4 взвешенного суммирования. Выход j-го блока 4-j взвешенного суммирования подсоединен ко входу )-го блока 5-j выделения спектральной огибающей, выход которого является

j-ым выходом устройства. Выход генератора 1 подсоединен к управляющим входам блока 2 и блока 3. Вход блока

7 подсоединен к выходу блока 1, а выход — к управляющим входам блоков 6.

Описываемое устройство является цифровым многоканальным (параллельным) спектральным анализатором, предназначенным для параллельного спектрального анализа электрических сигналов (выделения спектральных огибаюарх) в рабочем частотном диапазоне

О-fp, собранным на базе блоков задержки и блоков 4 взвешенного суммирования и имеющим один вход и и выходов ° устройство работает следующим образом.

Аналоговый сигнал поступает на информационный вход блока 2, где осуществляется преобразование его в цифровую форму.. С выхода блока 2 цифровой сигнал в виде отсчетов в дискретные моменты времени, поступает на информационный вход блока 3 задержки.

При этом частота следования отсчетов выходного сигнала блока 2 должна быть не меньше удвоенной величины (чтобы не было частотных искажений).

Блок 3 задержек совместно с блоками

4 взвешенного суммирования, регистрами 6 памяти и блоком 7 деления частоты образуют набор изи полосовых цифровых фильтров с равными полоса1 ми пропускания b f равномерно перек805192 рывающими частотный рабочий диапазон 0-Гр . Причем выход )-го блока взвешенного суммирования соответствует..выходу J-ro полосового фильтра.

Следовательно, на вход такой системы иэ и полосовых фильтров (информационный вход блока 3) подается сигнал с выхода блока 2.

По выходу каждого такого полосового фильтра (выходу соответствующего блока 4) выдаются отсчеты преобразо- р ванного фильтровой системой из и полосовых фильтров сигнала.

Поскольку частота изменения спектральной огибающей по выходу каждого полосового фильтра не превышает величины /2ь, то частота следования отсчетов преобразованного сигнала по выходам блоков 4 выбрана исходя из точности выделения блоками спектральных огибающих, т.е. не меньшей, чем

af, и равна частоте следования им- 20 пульсов записи из блоков 7. По выходам блоков выдаются спектральные огибающие исходного сигнала в виде отсчетов в дискретные моменты времени, .определяемые частотой следования сиг- р налов на выходах блоков 4.

Таким образом, предлагаемый цифровой параллельный спектральный анализатор имеет широкий частотный и динамические диапазоны, при относительно несложных по конструкции блоках взвешенного суммирования. При числе выходов и, равном 100, и С-1 описанный цифровой параллельный спектральный анализатор имеет более чем на два порядка большее быстродействие по обработке сигналов, чем известный цифровой параллельный анализатор.

Сложность же предлагаемой конструк-! ции увеличилась незначительно по сравнению с известной, поскольку один 40 дополнительный регистр памяти значительно проще даже одного {не самого сложного) блока в известном устройстве. а .именно блока задержек.

Формула изобретения

Цифровой многоканальный спектральный анализатор электрических сигналов, содержащий аналого-цифровой преобразователь, информационный вход которого является входом устройства, а управляющий вход подключен к выходу генератора импульсов, выход аналого-цифрового преобразователя соединен со входом блока задержки, управляющий вход которого подключен к выходу генератора импульсов, и в каждом канале блок взвешенного суммирования, выход которого подключен ко входу соответствующего блока выделения спектральной огибающей, о т л и ч а ю— шийся тем, что, с целью увеличения быстродействия, в устройство введены блок деления частоты и в каждый канал-регистр памяти, информационный вход каждого регистра соединен с соответствующим выходом блока задержки, управляющие входы регистров подключены к выходу блока деления частоты, вход которого соединен с выходом генератора импульсов, выходы регистров памяти соединены с соответствующими входами блоков взвешенного суммирования.

Источники информации, принятые во внимание при экспертизе

1. Архангельский С.В. Применение и синтез блоков взвешенного суммирования. Сб. тезисов Всесоюзного совещания по техническим средствам аналоговой и аналого-цифровой вычислительной техники. Кишинев, "Штиинца", 1976, с. 36-39.

2..Рабинер Л.,Гоулд Б. Теория и применение цифровой обработки сигналов. M. "Мир" 1978, с. 598-599 (прототип) .

805192

Составитель В. Жовн нский

Редактор A. Циткина Техред H. Граб Корректор Г. назарова

Заказ 0872 бб Тираж 743 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород,.-ул. Проектная, 4