Устройство для сопряжения двух вычислитель-ных машин

Устройство для сопряжения двух вычислитель-ных машин

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Реслублчк

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<»>805296 (6l ) Дополнительное к авт. свид-ву—

{22) Заявлено 19.03.79 (2l ) 2758720/18-24 (51) М. Кл.

+ 06 F 3/04 с присоединением заявки №вЂ”

Геоударствеииый квинтет (23 ) Приоритет—

Опубликовано 15.02.81- бюллетень ¹ б

Дата опубликования описания 1 8. 02. 81 по ивам изооротоиий и открытий (53) УДК 681.325 (088.8) 9 jest (72) А вторы изобретения

H. B. Косинов, А. Ф. Белов и E. В. Курков!

3; с (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СОПРЯЧЬ<ЕНИЯ ДВУХ

BblЧИСЛИТЕЛЬНЫХ МАШИН

Изобретение относится к вычислительной технике и может быть использовано для сопряжения двух электронно-вычислительных машин, например при отладке одной из них.

Известны устройства цля сопряжения ведущей ЭВМ (обычно мини-ЭВМ} с ве.цомой ЭВМ, например микро-ЭВМ, цля отлацки программного обеспечения последней, соцержащие схемы логического ynt0 равления, переключатели, элементы памя» ти, и специфицированы на опрецеленный сип микропроиессоре еепомой ЭкпМ 1).

Однако использование подобных уст» . ройств сопряжения предполагает налит5 чие отлаженной аппаратуры микропроцессора, запоминающего устройства и блоков ввода-вывоца вецомой ЭВМ, вследствие чего область их применения ограничена.

В основном они используются цля отлад» ки программного обеспечения серийных микро-ЭВМ.

Наиболее близким по технической сущности к прецлагаемому является устройство .сопряжения ведущего и ведомого устройств, содержащее блок адресации и цешифрации, блок памяти, коммутатор, блок обработки асинхронных событий, блок контроля и клапан, информационные входы которого являются входами устройства сопряжения, связанными с шиной ввода-вывоца ведущего устройства, а выхоцы клапана соецинены с первыми входами блока адресации и дешифрации и.блока памяти, первые выходы которого подключены к выходам устройства сопряжения, связанным с ведомым устройством, при этом вторые выходы бло..ка памяти cDBGHBBHbI с первыми BKGQBMH коммутатора, вторые входы которо "î подключены ко входам устройства сопряжения, связанным с шинами выводе и гостояния ведомого устройства, е выходы коммутатора соецинены с выходами „стройства сопряжения, связанными с шиной ввода-вывода вец„"це го устройства. Входы блока обработки асинхронных событий соецинены со входами устройства сопря5296

3 80 жения, связанными с шиной состояния вецомого устройства, а выход его соединен с выхоцом устройства сопряжения, связанным со входом шины адресацииуправления ведущего устройства. Второй вход блока ацресации и дешифрации соединен со вхоцом устройства сопряжения, связанным с выхоцом шины адресации управления ведущего устройства, а блок контроля соеципен с шинами адресации ввода-вывода ведущего устройства и блоком обработки асинхронных событий.

1О

25 зо

5Î

Это устроиство сопряжения в основном используется цля осуществления режима диагностики вецомого устройства. При этом производится следующая послецовательность операций: сигналом ведущего устройства вецомое устройство выводится иэ рабочего режима, проиэвоцится заполнение памяти. устройства сопряжения, соцержимое которой вызовет. в дальнейшем выполнение опрецеленной циагностической операции, после чего вецушее уст родство выдает сигна"I "работа", по которому ведомое устройств о с помощью большого числа логических схем, содержащихся в нем, осуществляет вь цачу ответа на полученную из блока памяти команду. Полу» ченная ответная информация извлекается из опрецеленных ячеек блока памяти и обрабатывается ведущим устройством.

Указанная последовательность должна повторяться цля каждого акта взаимодействия вецушего и ведомого уст >ойства.

При этом время, необходимое для подготовки команды запроса, и анализ ответной информации составляют существенно большую величину, чем время, необходимое для выполнения ведомым устройством требуемой команды, что не гоэволяет вести групповой межмашинный обмен информацией в ритме работы, присущем вецомому устройству (2).

НецостаrKом известного устройства является er о низкое быстродействие, т. О..побое взаимодействие между вецущей и вецомой ЭЬМ осуществляется посрецством многократного обращения к блоку памяти устройства сопряжения. Кроме того, сложность известного устройства и наличие цополнительной нерегулярной логической схемы, необходимой для связи устройства сопряжения с вецомым устройством, являются причиной того, что условия автономной работы ведомого устройства отличаются or условий работы его совместно с ведущим устройством, что, в свою очередь, снижает достовер4 ность обмена ичформацией межиу ведушим и вецомым устройствами.

Цель изобретения - повышение быстродействия устройства при групповом обмене информацией межцу ведущей и вецомой

ЭВМ.

Поставленная цель достигается тем, что в устройство для сопряжения двух вычислительных машин содержащее узел адресации и дешифрации, первый вход которого является управляющим входом устройства, память, первый выход которой является соответствующим выходом из группы управляюших выходов устройства, элемент И, вход которого является первым информационным входом устройства, а выход подключЕн, K входу памяти и второму входу узла адресации и цешифрации, первым выходом соединенного со вторым вхоцом памяти, узел формирования выхоцных управляющих сигналов и коммутагор, выходы которых являются, соогаегственно, управляющим и информационным выходами устройства, а первые, вторые и третьи входы — соединены соответственно с входом сигнала состояния устройства и первым и вторым входами синхронизации устройства, четвертый, пятый и шестой входы комму. атора подключены соответственно ко второму выходу памяти и второму, и третьему информационным входам устройства, ввецены три элемента И, два формирователя импульсов и два элемента задержки, причем второй, третий и четвертый выходы узла адресации и цешифрации поцключены. соответственно к управляюшему входу второго элемента И и первым входам формирователей импульсов, вторые вхоцы которых соецинены соответственно с первым и вторым входами синхронизации устройства, а выхоцы соответственнос управляющими входами третьего и четвертого элементов И и через соответствующие элементы задержки — с первым и вторым выхоцами синхронизации устройства, информационные входы второго, третьего и четвертого элементов И соединены с выходом пе рв о го элемента И, выход второго элемента И является соответстиуюшим выхоцом из группы управляющих выходов устройства, выхоцы третьего и четвертого элементов И являются, соответственно, вторым и третьим информационными выходами устройства, На фиг. 1 привецена блок-с:хема предлагаемого устройства; на фиг. 2 -структурная схема вецомой ЭВМ (чертой помечены шины и линии микро-ЭВМ); на

5296

5,80 фиг. 3 — функциональная схема формирователей импульсов.

Елок-схема устройства (фиг. 1) соцвр» жит ведущую 1 и вецомую ЗВМ 2, устройство 3 йля сопряжения, включающее элемент 4 И, соединенный первььс информационным входом 5 устройства с шиной

6 вывода информации вецущей ЭВМ 1, -узел адресации и цешифрации 7, намять

8, второй, третий и четвертый элементы

9-11 И, соединенные через второй и третий информационные выходы 12 и 13 устройства и управляющие выхоцы 14, соответственно, с шинами 15 и 16 aso да и группой управляющих шин 17 вецо мой ЗВМ, включающий и управлакяцай выход 18, коммутатор 19, поцключенный через второй и третий информационные вхоцы 20 и 21 устройства и вхоц.22 сигнала состояния устройства соответст» венно с шинами 23 и 24 вывода и шиной

25 состояния ведомой ЭВМ, а выхоцомчерез первый информационный выход 26 устройства поцключен к шине 27 ввода ведущей ЭВМ, формирователи 28 и 29 импульсов управления, узел 30 формирования выхоцных управляющих сигналов, входы 31 и 32 синхронизации устройства, элементы 33 и 34 задержки, выходы 35 и 36 синхронизации устройства, уаравлаюший выход 37, соединенный с шинбй 38 управления ведущей ЗВМ, и sxоц 39, соединенный с шиной 40 управления веду щей ЭВМ„

Устройство прецназначено цля работы с ведомой ЗВМ, которая имеет канальную организацию основных внутренних связей и асинхронный характер обмена по выцеленным каналам.

Ведомая ЭВМ (фиг. 2) включает блок

41 обработки, модули ЛЗУ 42, модула

ОЗУ 43, специализированные блоки вводавывода (ВУ) 44, через которые вецомаа

ЗБМ связана с внешним объектом контроли и управнения.

Устройство работает следующим об разом.

Рассмотрим работу устройства сопряжения в режиме отлацки вновь разрабатываемой специализированной микро-ЗИМ.

Процесс отладки микропроцессорной системы, в которой велик объем вновь разработанных аппаратурных решений, обычно производится метоцом цослецоэа» . тельного приближения, т. е. отладка прокоцит этап контроль исправление. 8 режиме отладки следует обеспечить уцоб ную оперативную инцикаци;о, регистрацию, корректировку, групповой ввод и вывоц информации ПЗУ, ОЗУ, ВУ.

Пусть ведущая ЭВМ 1 по отношению к ЭВМ 2 является и ссивным устройством и отдельные массивы ее ЗУ,ПЗУ, ОЗУ, ВУ используются в качестве ячеек реальных блоков {ПЗУ, ОЗУ, ВУ, ведомой микроЭВМ.

После -<апуска ЭВМ 2 по шинам 23 .

36 выставляет начальный ацрес, который сопровождается синхросигналом, поступающим на вхоц 31, и через узел 30;- воспринимающийся ведущей ЭВМ 1, как запрос на обслуживание, ЭВМ 1 считывает

iS содержимое слова запроса, формирует по нему начальный адрес соответствующего массива,в данном случае ПЗУ, переключает коммутатор 19 на нужный вход. Иля этого ведущая ЗВМ 1 выставляет через вход 5 и элемент 4 И слово управления устройством сопряжения, которое цешифруется в узле .7, и переключает элементы памяти 8, управляющие коммутатором 19. После этого ЗВМ 1 через ком25 мутатор 19 и вход 20 считывает с шины 23 адрес ПЗУ, формирует в массиве ПЗУ исполнительный адрес, по которому считывает информацию и выставляет ее через вхоц. 5 на. элемент 4 И устройщ ства. Значения старших разрядов информационного слова, являющихся его признаком, после дешифрации в узле 7 поступают на формирователь 28, на второй вход которого поступает синхросигнал со входа 31, Сигнал с выхода формирователя 28 открывает элемент 9 И. При этом запрашиваемая от ЭВМ 1 информация (без признака) с выхода элемента ю

4 И, минуя память 8 через элемент 9

И, поступает через выход 12 на шину

15 ввода. Для устранения влияния переходных процессов на шине 15 через элемент задержки 33 выдается синхросигнал на выход 35, подтверждающий пригодность информации и воспринимаемый ведомой ЭВМ 2 как выполнение запроса.

После приема информации с шины 15 микро-ЭВМ 2 снимает синхросигнал на входе 31, в результате чего элемент

9 И через формирователь 28 закрывает50 ся и шина 15 освобождается..

Таким образом, в кажцом цикле csoей работы микро-ЭВМ 2 считывает из массива ПЗУ ЭВМ 1 информацию, вос- принимаемую как команду. По коду прог

И раммы у ЗВМ 2 возникает потребность обращения к своему ОЗУ,. которое выпол няется одной командой. В этом случае в одном цикле микро-ЗВМ 2 выставляет

5296

7 80 в устройство не один, а два запроса: обращение к ОЗУ для завершения текущей команды и обращение к ПЗУ для выборки слецующей команды.

Ведущая ЭВМ 2 считывает слово запроса.:fata указано выше), по которому определяет очерецность удовлетворения запросов. Б данном случае первым уцовлетворяется запрос ОЗУ. Поэтому nepeKlI30"re коммутатор 1 9, ЭВМ 1 считывает информацию с шины 24 (ацрес ОЗУ, операцию чтение или запись, а в случае записи и данные)-. Удовлетворение запроса по операции чтения ячейки массива

ОЗУ производится в ЭВМ 1 аналогично чтению команды из массива ПЗУ с той лишь .разницей, что выцаваемая ЭВМ 1 информация через элемент 4 И поступает на элемент 10 И, управление кото- рым производится через узел 7, на который поступает признак ОЗУ, и формирователь 29. Через открытый элемент 10

И информация поступает по шине 16 в

ЭВЧ 2. Синхросигнал с выхоца элемента

34 задержки, поступая на выход 36, указывает на пригодность данных на шине

16. Происходит считывание этих данных

ЭВМ 2. В случае операции записи ЭВМ 1 с шины 24 через коммутатор 19 считывает и данные для записи в ОЗУ, кроме разрядов операции и адреса ОЗУ. Сформировав исполнительный адрес ОЗУ, ЭВМ 1 записывает туца принятые цанные после чего она через элемент 4 И вь|лает на узел

7 признак ОЗУ. Дешифрованный сигнал с вы» хоца узла 7 через формирователь 29 и элемент 34 задержки поступает на выхоц

36, указывая ЭВМ 2 на удовлетворение ее запроса. После приема синхросигнала с выхоца 36 ЭВМ 2 снимает сигнал запроса со входа 32. При этом формирователь 29 закрывает элемент 10 И, освобождая шину, 16, и приводит в исходное состояние элемент 34 задержки.

Если запрос к ПЗУ (вход 31) не уцовлетворен, ЭВМ 1 выполняет действия по его отработке, т. i. извлекает слецующую команду ие ПЗУ, аналогично ранее рассмотренному случаю начального пуска.

Дпя управления микро-ЭВМ в устройстве выцелены две группы управляющих сигналов: импульсные и потенциальные. К первым относятся пуск оцнократный", останов, а ко вторым «захват шин, работа-шаг и др. Импульсные сигналы получаются стробированнем данных, поступающих с элемента 4 И через элемент

11 И н выходы 14 и 18 на шины 17, в то время как потенциальные сигнапы, выдаваемые также через элемент 11 И, сохраняются в памяти 8.

Формирователь 28 (29) - фиг. 4 сос тоит из триггера 45 с выходным инвер5 тором-усилителем 46 и оцновибратора, образованного элементами 47-50 И, диодом 51, резистором 52 и конденсатором 53. Формирователь запускается импульсным сигналом, поступающим из узла еа 7, в результате чего на инверторе 46 устанавливается уровень "1", открывающий элемент S И. Переключение триггера 45, а слецовательно, и отключение элемента 9 И происходит по положительному фронту сигнала на входе 31 устрой« ства, который сигнализирует о снятии запроса по соответствующей магистрали.

Длительность формируемо "î имцульса составляет 2003ОО нс.

Схемотехника узла 30 обуславливается особенностями вецущей ЭВМ. Для мини-ЭВМ, например М-6000, достаточно обойтись обычной схемой 54 ИЛИ, которая на своем выхоце удерживает сиг25 нал запроса к вецущей ЭВМ на протяжении времени присутствия оцного из запросов в виде потенциального уровня на любом входе.

Таким образом, повышение цостовер36 ности обмена информацией при использовании прецлагаемого устройства сопря-. жения обеспечивается существенным сокращением объема оборудования (в частности объем памяти уменьшается в 1555 20 раз}. Кроме того, выходные элементы И на шинах и линиях устройства в сторону вецомой микро-ЭВМ, допускающие функцию "проводное ИЛИ», не тре буют никакого дополнительного оборудования цля согласования с вецомой ЭВМ, а время запроса и передачи. ответной ин формации через устройство составляет менее 1, мкс, что, по крайней мере, меньше, чем в известном устройстве, использующем блок памяти в качестве буфера.

Устройство сопряжения наиболее выгодно использовать тогда, когда в ЗУ ведущей

ЭВМ заносится массив ПЗУ. Применение в ведущей ЭВМ канала прямого доступа к памяти позволяет довести общее время обращения и выдачи из ПЗУ через устройство сопряжения цо 1-1 5 мкс. Это вре мя соразмерно с циклом работы реапьного ПЗУ.

Данное устройство сопряжения может быть использовано и в режиме испытаний блоков ЗУ, интерфейсных блоков разрабатываемой микро-?RM. Ведущая ЭВМ вместе с устройством сопряжения обеспе808296

9 чивают максимальное быстродействие, вы давая на испытываемый блок адрес опе ран и и данные и считывая контрольные данные. Для обеспечения такого режима следует по-иному подключаться к устройству сопряжения со стороны вецомой

ЭВМ (фиг. 2), К выходам 12 и 35, по которым пе рецаются ацрес, данные и операция, подключаются шины испытываемых блоков

ОЗУ, ВУ, (ПЗУ), которые в режиме от ладки подключа1отся к шинам 23 и 24 цля выцачи информации запроса в ЭВМ 1.

К коммутатору 19 для считывания инфор мации из испытуемык блоков поцключа ются те шины, по когорым в режиме от ладки микро-ЭВМ 2 принимает запрашиваемую информацию. При переходе с ре жима на режим не требуется ввоцигь нн каких изменений в схему устройства. Временное согласование обеспечивается преж ними схемами управления клапанами и схемами задержки.

Формула изобретения

Устройство цля сопряжения двух вы» числительных машин, содержащее узел адресации и дешифрации, первый вход ко торого является управляющим входом уст: ройства, память, первый выход которой является соответствуюшим выходом из группы управляющих выходов устройства, элемент И, вход которого является пер вым информационным входом. устройства, а выход поцключен к входу памяти и вто рому входу узла адресации и дешифрации, первым выходом соединенного со вторым входом памяти, узел формирования shtaoa»» нык управляющих сигналов и коммутатор, выходы «0TGphIK являются соответствен» но управляющим и информационным вы ходами устройства, а первые, вторые tt третьи входы соецинены соответственно, с входом сигнала сОстояния устройства и первым,и вторым w.õîäàìè синкрониза ции устройства, четвертый, пятый и Itteg» той вкоцы коммутатора подключены сО ответственно ко второ: у выходу цаияти и второму, и третьему информационным входам устройства, о т л и ч а ю щ е е

iO с я тем, что, с целью повышения быстро« действия устройства, в него ввецены три элемента И, цва формирователя импульсов и цва элемента задержки, причем второй, третий и четвертый выходы узла адресации и дешифрации подключены соответственно к управляющему входу второго еле» мента И и первым входам формирователей импульсов, вторые входы «оторых соецинены соответственно с первым и вторым входами синкронизации уст)зойства, а выходы соответственно с упраа ляющими входами третьего и четвертого элементов И и через соответствующие элементы задержки — с первым и вторым выходами синхронизации устройства, информационные входы второго, третьего и четвертого элементов И соединены с вы» кодом первого элемента И, выход второго элемента И является соответствующим выходом из группы управляющих выходов устройства, выходы третьего и четвертого элементов И являются соответственно вторым и третьим информационным выкоцами устройства.

Источники информации, принятые во внимание при экспертизе.

1. Авторское свидетельство СССР по заявке l4 2688967, кл. 9 06 F 3/04, 1978.

2. Патент США N 3999053, кл. 235-153 А, опублик. 1976 (прототип)„

805296

Составитель B. Вертлиб

Редактор М. *":1итровка Техред E.ÃàâpèëåøêîÊýððåêòîð Е. Рошко

Заказ 10934/81 Тираж 756 Под дисное

ВНИИПИ Государствен ого комитета ГССР по делам изобретений и открытий

113035, Москва, Ж 35, Раушская над. д. 4/5 филиал ППП Патент", г. Ужгород, ул. Проектная, 4