Устройство для вычисления сумм произведений

Устройство для вычисления сумм произведений

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВ ЕТИЛЬСТВУ

Соеоз Советских

Социапнстическии

Республик! 11) 805304 (61) Дополнительное к авт. сеид-ву— (22) Заявлено 2112.78 (21) 2б99797/18-24 (51)М. Кл з

G 06 F 7/49 с присоединением заявки ¹ (23) Приоритет

Опубликовано 15.02.81. бюллетень No б

Государствеииый комитет

СССР ио делам изобретений и открмтий (53) НР(б 8 1 . 3 2 5 (088.8) Дата опубликования описания 18.02.81 (72) Автор изобретения

В.A. Телековец (71) Заявитель

Таганрогский радиотехнический институт им. В.Д.Калмыкова (54) устРОЙстВО для Вычисления сумм пРОизВедений

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных вычислительных устройств.

Известно устройство для вычисления сумм произведений, содержащее регистры множимого и множителя, сумматор и матрицу модулей, выход которой соединен со входом сумматора, а входы подключены к выходам регистров j1g .

Недостаток. этого устройства— большое количество оборудования. Кроме того, данное устройство предназначено для вычисления суммы произ»ведений только положительных чисел.

Наиболее близким к изобретению по технической сущности является устройство для вычисления сумм произведений, содержащее первый и второй сумматоры, входы которых являются входами первого и второго множимых, регистры суммы и разности, входы которых подключены к выходам первого и второго сумматоров, блоки вычисления произведений, связанных своими входами с выходами блока хранения признаков первого и второго множителей, входы которого соединены с выходами блока формирования признаков первоro и второго множителей, два многовходовых сумматора, регистры задержки, третий и четвертый сумматоры, входы которых подключены к выходам блоков вычисления произведений. Это устройство работает в избыточной двоичной системе счисления и выдает результаты вычисления последовательным кодом, начиная ао старшего разряда, непосредственно в процессе вычисления, что обеспечивает ее высокое быстродействие $2J .

Недостатками данного устройства являются вычисление суммы и разнос15 ти только двух произведений и большие аппаратурные затраты.

Цель изобретения — упрощение устройства.и повышение функциональных возможностей.

20 Для достижения этой цели в устройство, содержащее первый и второй сумматоры, входы которых являются входами соответственно первого и второго множимых устройств, а выходы соответственно подключены ко входам регистра суммы и разности, многовходовой сумматор, введены регистры множителей, коммутатор и регистр хранения результата, причем входы первого и второго

30 регистров множителей являются входа805304 ми соответственно первого и второго множителей устройства, а выходы регистров множителей подключенл к управляющим входам коммутатора, информационными входами подключенного к выходам регистров суммы и разности, а выходами — к первой группе входов многовходового сумматора, вторая группа входов которого подключена к выходу старшего разряда регистра хранения результата, вход младшего разряда которого соединен с выходом многовходового сумматора.

На чертеже представлена структурная схема устройства для вычисления сумм произведений.

Схема содержит вход 1 первого множимого, вход 2 второго множимого, первый 3 и второй 4 сумматоры, регистр 5 суммы, регистр 6 разности, коммутатор 7, входы 8 и 9 первого и второго множителей, регистры 10 20 и 11 множителей, многовходоной сумматор 12, регистр 13 хранения результата и выход 14 устройства.

Входы 1 и 2 устройства подключены к входам первого 3 и .второго 4 сумматоров, выходы которых соединены с входами соответственно регистра 5 суммы и регистра 6 разности, подключенных к информационным входам коммутатора 7. Входы 8 и 9 устройства нод- ЗО ключены к входам регистров 10 и 11 множителей, выходы разрядов которых о подключены к управляющим нходам коммутатора 7. Первая группа входов многовходоного сумматора 12 подключена к выходам коммутатора 7, а вторая группа входов — к выходу старшего разряда .регистра 13 хранения реэультатон, вход младшего разряда которого соединен с выходом многовходоного сумматора 12. 40

Вычисление суммы произведений н каждом цикле производится по следующему алгоритму

Z = AC + 80, где А и  — множимые„выраженные цифрами l, О, С и 0 — множители, выраженные цифрами Т, 7..

Так как каждый разряд множителей может принимать только значения Т или I, то текущая сумма произведений Z может быть получена путем формирования суммы или разности множимых

S = А + 8 и R = А - 8

Значения первого и второго множимых подаются поразрядно, начиная со старшего разряда, по входам 1 и 2 в сумматоры 3 и 4, которые работают в избыточной двоичной .системе счисления.49

В сумматоре 3 образуется сумма 5 множимых, которая заносится н регистр

5 суммы, а в.сумматоре 4 образуется разность R множимых, которая заносится в регистр 6 разности. В каждом f5 такте работы устройства информация в регистрах 5 и 6 сдвигается на один разряд.

Однонременно в регистры 10 и 11 по входам 8 и 9 поразрядно, начиная со старшего и-го разряда, подаются значения множителей, которые заносятся в k-e (k = n,n-1„...,1) разряди регистров.

В соответствии со значениями k-x разрядов множителей С и О, поступающих с выходов k-х разрядов регистров

10 и 11 на управляющие входы коммутатора, на выходе коммутатора 7 выдаются сумма или разность соответствующих j-х (j в,m-1,...,1) разрядов множимых А и В. Так как значения суммы и разности множимых подаются на информационные входы коммутатора no o o Te H (S M R ) и отрицательным (S и и ) шинам, то отрицательные значения суммы и разности множимых получают путем взаимной .перестановки положительных и отрицательных шин на входах коммутатора.

Полученные значения сумм произведений j-х разрядов множимых íà k-e разряды множителей с выходов коммутатора 7 подаются на 2h входов многовходового сумматора 12, работающего в избыточной системе счисления. Одновременно на нходы этого же сумматора с выхода регистра 13 хранения результата подается значение соотнетстнующего частичного результата, который был получен н предыдущем цикле вычислений.

В первом такте в и-й разряд регистров 10 и 11 множителей запишутся значения старших и-х разрядов множителей, а н первые разряды регистров 5 и 6 запишутся значения суммы 5„, и разности В старших m-x разрядов множимых выходов сумматоров 3 и 4. Значения старших и-х разрядов регистров множителей и полученные значения суммы S и разности R„ поступают в коммутатор 7. На первой группе выходов коммутатора 7 получим сумму проиэведений m-х разрядов множимых íà и-ые разряди множителей, которая подается на первую пару входов многовходового сумматора 2. Во втором такте работы устройства в (n-1)-й разряд регистров

10 и 11 множителей запишутся значения (и-1)-х разрядов множителей, а в первые разряды регистров 5 и 6 запишутся значения суммы 5 „ и разности й„ (m-1)-х раэрядон мйожимых. Во нторйе разряды регистров 5 и 6 запишутся значения суммы и разности е-х разрядов множимык. В коммутатор 7 во втором такте поступают значения и-го и (и"1)-го разрядон регистров 10 и 11 множителей, значения сумм S и S „ и значения разностей R и В „ с выходов соответственно второго и первого ра" ðÿäîâ регистров 5 и 6. На первой группе выходов коммутатора по805304

Формула изобретения лучим сумму произведений (m-1)-х разрядов множимых на и-е разряды множителей, а на второй группе выходов коммутатора получим сумму произведений а-х разрядов множимых на (и- 1)-е разряды множителей. Полученные сумма произведений подаются с первой и второй групп выходов коммутатора 7 иа первую и вторую группы входов многовходового сумматора 12, который суммирует в избыточной двоичной системе счисления полученные суммы с соответствукнщим значением частичного результата, полученным в предыдущем цикле вычисления, Значение частичного ре» зультата подается с выхода сдвигового регистра 13 хранения результата. В третьем такте работы устройства на входы многовходового сумматора подаются суммы произведений(а-2)-х, (m-1)-х и m-х разрядов множимых на п-е, (n-1)-е и (n-2)-е разряды мно- 20 жителей соответственно, и т.д. Число тактов работы устройства в каждом цикле вычислений определяется точностью вычислений и не зависит от количества.разрядов множимых. 25

С выхода многовходового сумматора 12 результат вычисления суммы произведений в данном цикле заносится последовательным кодом, начиная со старшего разряда, а регистр хранения результата 13 и подается на выход 14 устройства.

Таким образом, введение коммутатора, регистров множителей и регистров хранения результата позволяет упростить операции суммирования произведений. При этом в каждом цикле получаем частичную сумму двух произведений. Результат вычисления суммы произведений выводится иэ регистра хранения результата после и циклов 40 вьчисления, При последовательном выводе результат может. выдаваться на выход устройства с выхода многовходового сумматора 12, не дожидаясь окончания последнего цикла вычислений, что увеличивает быстродействие устройства.

По сравнению с известным устройством экономия в оборудовании получена эа счет сокращения цикла разрядов регистров множителей в 4 раза и исключения из устройства одного логического блока.

Устройство для вычисления сумм произведений, содержащее первый и второй сумматоры, входы которых являются входами соответственно первого и второго множимых устройств, а выходы соответственно подключены ко входм регистра суммы и регистра разности, и многовходовой сумматор, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства и расширения функциональных возможностей за счет вычисления суммы двух пар произведений, в него введены регистры множителей, коммутатор и регистр хранения результата, причем входы первого и второго регистров множителей являются входами соответственно первого и второго множителей устройства, а выходы регистров множителей подключены к управляющим входам хоМмутатора, информационные входы которого подключены к выходам регистров суммы и разности, а выходы — к первой группе входов многовходового сумматора, второй вход которого подключен к старшему разряду регистра хранения результата, а выход — ко входу младшего разряда регистра хранения результата.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 480077, кл. G F- 7/52, 21.08.73.

2. Авторское свидетельство СССР по заявке Р 2550548/18-24, кл. G 06 F 7/52, 05.12.77 (прототип).

ИИПИ Заказ 10903/71 раж 756 Подписное, Филиал ППП "Патент", г.ужгород,ул.Проектная,4