Аналого-цифровой интегратор

Аналого-цифровой интегратор

Иллюстрации

Показать все

Реферат

 

Со оз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОУСКОМУ СВ ВЗВЯЬСТВУ (11805345 (61) Дополнительное к евт. сеид-ву (22) Заявлено 180978 (21) 2682896/18-24 с присоединением заявки Ик (23) Приоритет

Опубликовано 15.0281. Бюллетень 89 6

Дата опубликования Описания 150281 (51)М. Кл

G 06 G 7/186

Государственный комитет

СССР оо делам изобретений и открытий (53) УДК 681.ззь (088.8) (72) Авторы изобретения

М. H. Глазов, Э. С. Никулин и Л. В. Свердлова

r;?

1 ,! (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к автомати= ке и вычислительной технике и предназначено для формирования напряжения, пропорционального интегралу от входного сигнала. Оно может использоваться в системах автоматического управления различных технологических процессов и объектов, когда требуются большие постоянные интегрирования. 10

Известны устройства для интегрирования, содержащие последовательно включенные. преобразователь напряжение — частота, реверсивный счетчик импульсов и цифроаналоговый преобразователь. Эти устройства, работающие. 15 по принципу квантования интеграла входного сигнала и последующего запоминания числа квантов в реверсивном счетчике импульсов, позволяют получать большие постоянные интегриро- 2© вания при малых емкостях интегрирующего конденсатора 1).

Однако они имеют низкую помехоустойчивость, так как сбои счетчика под действием различного рода помех вызывают разрушение информации, накопленной интегратором, что во многих случаях недопустимо.

Наиболее близким по технической

-сущности к предлагаемому является аналого-цифровой интегратор, в котором устраняются указанные недостатки путем введения канала восстановления информации, выполненного на ос-. нове блока аналоговой .памяти и блока сравнения. Устройство содержит последовательно включенные входной резистор,.аналоговый интегратор с цепью сброса, компаратор, реверсивный счетчик импульсов, цифроаналоговый преобразователь, блок аналоговой. памяти и блок сравнения, другой вход которого подключен к выходу цифроаналогового преобразователя, а выход соединен с дополнительным входом аналогового интегратора (21 .

Однако в данном устройстве при длительном воздействии входного сигнала одного знака происходит перепол-. нение реверсивного счетчика импульсов в результате чего нарушается нормальная работа интегратора.

Для исключения переполнения счет чика аналого- цифровой интегратор должен содержать контур ограничения.

Применение для этих целей простых схем ограничения на диодах, ст-.билитронах или транзисторах связано с сокращением диапазона выходного сиг805345 нала интегратора и снижением его точности.

Применение для двухстороннего ограничения двух операционных усилителей с соответствующими цепями частотной коррекции, задания входных токов и коэффициентон усиления ведет к усложнению интегратора, а наличие квантования по уровню в аналогоцифровых интеграторах приводит к возникновению автоколебаний при охвате такого интегратора глубокой отрицательной ббратной связью через схемы ограничения,. Необходимость уменьшения амплитуды автоколебаний требует специальных мер, усложняющих устройство в целом. 15

Наконец, во многих случаях, например, при использовании аналого-цифровых интеграторов в программно-временных устройствах возникает необходимость автоматического перехода на 2О новый уровень ограничения с постоянной скоростью, не зависящей от входного сигнала, Известные аналого-цифровые интеграторы не обеспечивают такой режим работы, что ограничивает их функциональные возможности.

Цель изобретения — понышение точности интегрирования и упрощение интегратора.

Для достижения поставленной цели у) в аналого-цифровой интегратор, содер,жащий последовательно соединенные интегрирующий усилитель, компаратор, управляемый делитель частоты, реверсивный счетчик импульсов, цифроаналоговый преобразователь, блок памяти и блок сравнения, другой вход которого подключен к выходу цифроаналогового преобразователя, а выход — к управляющему входу блока памяти и к суммирующему входу интегрирующего 40 усилителя, и блок ограничения, вход которого соединен с выходом цифроаналогового преобразователя, введены нелинейный элемент, токозадающий блок, инвертор, элемент ИЛИ и пере- 4g ключатель, сигнальные входы которого соединены соответственно с первым выходом и через токозадающий блок— со вторым выходом блока ограничения, соединенным со нходом нелинейного щ элемента, выход которого подключен к первому управляющему входу управляемого делителя частоты, к первому входу и через инвертор — ко второму входу элемента ИЛИ и втоРомУ УпРавляющему входу управляемого делителя частоты, третий управляющий вход которого соединен с выходом блока сравнения, ныход элемента ИЛИ подключен к управляющему входу переключателя, выходом соединенного с сум- dO мирующим входом интегрирующего усилителя, управляющие входы блока ограничения подключены к знаковым выходам реверсивного счетчика импульсов, а установочный вход блока огра- 65 ничения соединен с выходом интегрирующего усилителя; при этом блок ограничения выполнен на операционном усилителе, выход которого через две цепи из последовательно соединенных первого резистора и первого диода подключен к первому выходу блока ограничения, н каждой цепи общий вывод первого резистора и первого диода через второй резистор подключен к соответствующему источнику разнополярных напряжений и через второй диод — к соответствующему источнику тока уставки и выходу второго и третьего переключателей соответственно, входы каждого из которых соедииены соответственно с шиной нулевого потенциала и суммирующим входом блока ограничения, а управляющие входы являются управляющими входами блока ограничения.

На фиг. 1 схематически представлен аналого-цифроной интегратор; на фиг. 2 — возможные варианты построения токозадающей схемы (а) и нелинейного элемента (б); на фиг. 3 — зависимость выходных напряжений операционного усилителя (U ) и нелинейного элемента (Un ) от выходного напряжения интегратора (08,„).

Аналого-цифровой интегратор содержит интегрирующий усилитель 1 с входным резистором 2 на входе, суммирующим входом 3 и цепью 4 сброса, компаратор 5,управляемый делитель 6 частоты, реверсивный счетчик 7 импульсов с триггером 8 знака в старшем разряде, выходы которого являются знаковыми выходами реверсивного счетчика импульсов, цифроаналоговый преобразователь 9, блок 10 памяти, блок 11 сравнения и блок 12 ограничения, включающий два источника 13 и 14 токов уставки, операционный усилитель

15 с резисторами отрицательной 16 и положительной 17 обратных связей, первый и второй диоды 18 и 19, подключенные к выходу операционного усилителя 15 через первый и второй резисторы 20 и 21, третий и четвертый диоды

22 и 23, источники разнополярных напряжений 24 и 25, подключенные к диодам 18, 19, 22 и 23 через резисторы

26 и 27, два переключателя 28 и 29, а также токоэадающий блок 30, нелинейный элемент 31, инвертор 32 и элемент ИЛИ 33. Вход блока 12 ограничения (суммирующий вход усилителя

15) соединен через резистор 34 с выходом цифроаналогового преобразователя 9, а выход блока ограничения (точка соединения диодов 18 и 19) подключен через третий переключатель

35 к входу интегрирующего усилителя 1.

Второй вход переключателя 35 подключен к выходу токозадающего блока 30, а управляющий вход переключателя 35 соединен с выходом элемента ИЛИ 33.

Выход нелинейного элемента 31 непо805345 средственно и через инвертор 32 подключен к управляющим входам 36 и 37 делителя б частоты. Третий управляющий вход 38 делителя б частоты соединен с выходом блока 11 сравнения. Управляющие входы переключателей 28 и 29 соединены со знаковыми выходами реверсивного счетчика 7 импульсов. При этом первые входы переключателей 28 и 29 соединены с шиной нулевого потенциала, а вторые входы этих переключателей подключены к суммирующему входу операционного усилителя 15. Блок ограничения имеет также установочный вход (неинвертирующий вход операционного усилителя

15), к которому через резистор 39 подключен выход интегрирующего усилителя 1.

Токозадающий блок (фиг. 2) построен на стабилитронах, задающих напряжения на резисторах, подключаемых З) переключателем 35 к суммирующему входу интегрирующего усилителя 1.

Нелинейный элемент вынолнен на основе диодных ключей, диоды которых смещены в непроводящем направлении с помощью источников напряжения противоположной полярности.

Работа аналого-цифрового интегратора происходит следующим образом.

В исходном..состоянии при отсутствии входного сигнала и нулевых на- 30 чальных условиях реверсивнцй счетчик

7 импульсов находится в состоянии, при котором выходное напряжение U e>,» цифроаналогового преобразователя 9 равно нулю. Блок 10 памяти работает 35 в режиме слежения за выходным. сигналом U,„ . Поэтому выходные напряжения блока 10 памяти (UÄ) и блока

11 сравнения (U ) равны нулю. Нулевое выходное найряжение U удержи- щ() вает блок 10 памяти в режйме слежения и не оказывает влияния на интегрирующий усилитель 1 и управляемый делитель 6 частоты. Триггер 8 знака реверсивного счетчика 7 устанавливает переключатели 28 и 29 в нижнее положение, так что диод 22 и источник 13 тока уставки подключаются к суммирующему входу операционного усилителя 15. При этом усилитель 15 ох- . ватывается глубокой отрицательной об- 5О ратной связью через диод 22.

Диод 23 смещен в проводящем.направлении напряжением E источника 25.

Поскольку диоды 18 и 19 закрыты напряжениями U> и U>, приложенными к

> 55 ним с открытых диодов 22 и 23, блок ограничения отключен от интегрирую" щего усилителя 1. Благодаря тому, что диоды 18 и 19 находятся под весьма малыми и противоположными по знаку у» обратными напряжениями, результирующий ток утечки этих диодов оказывает пренебрежимо малое влияние на смещение нуля интегрирующего усилителя 1.

В исходном состоянии напряжение U на выходе операционного усилителя

15 лежит в зоне нечувствительности нелинейного элемента 31 (фиг, 3),. а потому цепь положительной обратной связи усилителя 15 разомкнута и на входах элемента ИЛИ 33 и на управляю" щих входах 36 и 37 д .лителя 6 частоты действуют нулевые си валы, благодаря чему переключатель 35 находится в верхнем. положении, а делитель б частоты настроен на максимальный коэффициент деления (постоянная интегрирова". ния аналого-цифрового интегратора максимальная).

Для рассматриваемого интегратора характерны следующие режимы работы: интегрирование с.ограничением выходного сигнала на минимальном и максимальном уровнях; управляемое ограничение выходного сигнала; восстановление информации после сбоев счетчика.

В режиме интегрирования устройство работает при U „ . ф О. При эаЪм иа выходе компаратора 5 возникают иипуль" сы с частотой, пропорциональной 9з„> которые в зависимости от знака Юй поступают на суммирующий или вычитающий вход реверсивного счетчика 7 импульсов. За каждый период работы исвЬпаратора 5 в счетчике 7 фиксируется величина и знак приращения интеграла входного напряжения U<> „ т.е. осу" ществляется квантование интеграЛа входного сигнала по уровню. Хаким образом, в счетчике 7 формируется цифровой код И, характеризующий квантованное значение интеграла )U@, dt, которое с помощью цифроаналогового преобразбвателя 9 преобразуется в эквивалентное электрическое напряже08>х

При нормальной работе аналогоцифрового интегратора (без сбоев счетчика) блок 10 памяти остается в режиме апежения за выходным сигналом 08>„„, поскольку скорость слежения блока 10 Выбирается выае максимальной скорости изменения U << °

Поэтому разность напряжений.на входах блока 11 сравнения не превимает одного кванта сигнала U< и находится в зоне нечувствительйости блока 11, в результате чего его выходное напряжение имеет нулевое значение, по которому блок 10 памяти работает в режиме слежения за напряжением 0, > а делитель б частоты настроен на максимальный коэффициент деления. До тех нор пока напряжение 0 ы лежит в зоне

i (— — - С

U ы

R34 где 1 i + — токи уставки, R

У М сопротивление резистора 34, блок 12 ограничения находится в состоянии, при котором диоды 18 и 19 закрыты и ток с выхода операционного усилителя

15 не поступает на суммирующий вход интегрирующего усилителя 1.

805345

Блок ограничения работает следующим образом.

Пусть U „, > О, тогда под действием сигналов с триггера 8 знака переключатели 28 и 29 находятся в нижнем положении, источник 14 тока уставки (1 + ) и диод 23 подключены к общей шине, а источник 13 тока уставки (1„- ) и диод 22 подключены к инвертирующему входу операционного усилителя 15. При этом йиерационный усилитель 15, как и в исходном состоянии, охвачен отрицательной связью через диод 22.

При 08„,„ (R>41 i> диод 22 остается открыться, и для всех значений

U®i„ or О.до к 9411 / выполняется

1S условие

ВЫ

0 . u

4 .Ryg l R

При достаточно большом сопротивлении R можем считать, что 20

° фЬЩ

А R

Так как диодй 18 и 19 при этом закрыты напряжениями, поданными на них с открытых диодов 22 и 23, то выхс3 ной ток блока 12 ограничения равен нулю, н блок ограничения попрежнему не влияет на работу интегрирующего усилителя.

Когда в процессе интегрирования напряжение 0з„„ достигает уровня, при котором выполняется условие

0 ы„ и /iy /, ток i> через диод 22 становится равным нулю, и цепь отрицательной обратной связи усилителя 15, включающая этот диод, размыкается.

При последуккцем увеличении О@„„ диод 22 остается закрытым, коэффициент усиления блока ограничения K резко увеличивается и становится рав- 40 ным отношению сопротивлений резисторов 16 и 34 (R R+ /R 4 9 1) . В результате этого напряжение 0 на выУ ходе операционного усилителя 15 принимает такое отрицательное значение, при котором диод 18 открывается и на суммирующий вход интегрирухщего усилителя 1 поступает выходной ток i блока 12 ограничения, противоположный по направлению вход- @ ному току интегратора 1@< . Таким образом, при открывании диода 18 аналого-цифровой интегратор охватывается глубокой отрицательной обратной связью через блок ограничения с коэффициентом усиления K >) 1. Поэто- ® му скорость изменения напряжения на выходе интегрирука его усилителя 1 уменьшается, и частота выходюис иМпульсов компаратора 5 также уменьшается. 40

Этот процесс должен продолжаться до выполнения условия i> 18к . При

К- ею условие 1 1а» удовлетворя+ ется при U R1 ) i j 0,,» (00р— положительный уровень ограничения), т.е. когда выходное напряжение интегратора равно заданному уровню ограничения. При конечном коэффициенте усиления К условие = i8 может быть выполК нено за счет статической ошибки

hU 0,> - 0 ц„, величина которой прн достаточно большом К может быть сделана пренебрежимо малой.

Однако в связи с дискретностью сигнала 08,„, данное условие беэ принятия специальных мер не может быть выполнено, что вызывает периодические колебания выходного напряжения 0,,„ на уровнях ограничения.

В предлагаемом аналого-цифровом интеграторе точное выполнение условия io i > достигается за счет того, что напряжение с выхода иытегрирующего усилителя через резистор

39 подается на дополнительный вход блока ограничения (ыеинвертирующий вход операционного усилителя 15).

В этом случае к квантованному по уровню значению интеграла 0 dt добавляется непрерывное напряжение с выхода интегрирующего усилителя, величина которого автоматически подбирается так, чтобы при включенном блоке 12 ограничения обеспечивалось выполнение условия i0 - i к . Наличие такой аналоговой "добавки позволяет получить непрерывный сигнал на выходе блока 12 ограничения, благодаря чему устраняются автоколебания при переходе аналого-цифрового интегратора в режим ограничЕния. В то же время прн надлежащем выборе резистора 39 погрешность ограничения не превыаает одного кванта выходного напряжения 0+„> . Поэтому устойчивость аналого-цифрового интегратора в рассматриваемом режиме достигается без потери точности ограничения.

Аналогичным образом работает схема и при отрицательном выходном напряжении. Отличие состоит лишь в том, что при 0Е,,1,сО триггер 8 знака реверсивного счетчика 7 устанавливается в противоположное состояние и переключатели 28 н 29 переходят в верхнее положение. К суммирующему входу операционного усилителя 15 в этом случае подключены источник 14 тока (i> н диод 23, благодаря чему при 1<1 ?????????????????? 15 ?????????????? ???????????????? ?????????????????????????? ???????????????? ???????????? ?????????? ???????? 23. ???????? 22, ?????????????????? ?? ???????????????????? ??????????????????????, ?? ???????????????? 13 ???????? {i„ ) ???????????????????? ?? ???????? ???????????????? ????????????????????. ?????? ???????????????????? ???????????????? ?????????????????????? ?????????????????????? 0@„ ???????????? ?????????????????????? 0 ??>41 1у,i происходит открывание диода 19, н блок ограничения 12 охватывает аналого-цифровой интегратор отрицательной обратной связью подобно тому, как 3То имело место при

0щх Uo e .

805345

Отметим, что как в процессе интегрирования входного напряжения Ue„, так и при переходе аналого-цифрового интегратора в режим ограничения, напряжение U на выходе операционного усилителя 15 находится в зоне нечувствительности нелинейного элемента

31. Напряжение U достигает максимального значения ц при включенном контуре ограничейкя, когда Ugz

0ьк макс таким образом, при соответствую+ щем выборе порогов переключения М и U o нелинейный элемент 31 остается в выкл1оченном положении, а потому переключатель 35 и делитель б частоты находятся в исходных состояниях. в режиме управляемого огра»»чек»я устройство работает следующим образом.

Этот режим имеет место в том елучае, когда по внешнему управляв@Вму сигналу происходит переключение уставии ограничения так, что выходное напряжение интегратора U > оказывается выше уставки. При этом под действием большого рассогласования на инверсном входе на выходе опера" ционного усилителя 15 возникает напряжение, превышающее порог пере» ключения нелинейного элемента 31, в результате чего операционный усилитель 15 охватывается положительной обратной связью через резистор

17 и переходит и релейный режим. Под цействием выходного сигнала нелинейного элемента 31 переключатель 35. устанавливается в нижнее положение, обеспечивая подключение блока 12 ограничения через токозадающнй блок

30 к суммирукщему входу интегрирующего усилителя 1. Одновременно на соответствующем управляквзем входе (Зб илк 37) делителя б частоты возникает единичный логический сигнал, по которому устанавливается требуемый коэффициент деления делителя б.

Для сопряжения с логическими схемами, управляющими переклочателем 35 и делителем б частоты, s интеграторе предусмотрен инвертор 32 знака, обеспечивакщий иа выходе сигнал логической единицы при отрицательном напряженки на его входе. Под действием выходного сигнала токозадающего блока 30 напряжение на выходе аналогоцифрового интегратора изменяется в направлении уменьшения рассогласо- вания на входе блока ограничения.

Благодаря наличию токозадающего блока 30, Формирующего постоянный ток на входе интегрирующего усилителя 1, скорость изменения выходного иапряжения U8„, аналого-цифрового интеграВых тора в режиме управляемого огран»чек»я постоянна и ие зависит от входного напряжения U> что необходимо при использовании интегратора во многих программно-управляющих устройствах. В то же время за счет уменьшения коэффициента деления дел»тели б переход на заданный уровень ограничения осуществляется с достаточно большой скоростью, благодаря чему обеспечивается экстренное снижение выходного напряжения интегратора В случаях, когда по условиям его применения требуется, например, осуществить аварийное снижение регулируемого параметра, onределяемого ка® пряжением U

Процесс изменения выходного ка.пряжения UI < продолжается до тех пор, пока разность между напряжением Uэ„,„ и заданной уставкой ограничения не уменьшается до величины

НОрОГа отпускания блока ограниЧения.

Прк этом нелинейный элемент 31 переходит в выключенное положение, в результате чего переключатель 35 и деЯ я»тель 6 частоты устанавливают я в исходное состояние, обеспечивая работу интегратора с заданной постоя»кой интегрирования. . Таким образом, в режиме у равляеч» ИогО ограничения схема работает как релейная следящая система с интег.рирующим исполнительным устройством, в которой трехнозиционный релейный элемент на операционном усилителе 15 выполняет функции усилителя рассогласования, обеспечивая в конечном счете равенство наПряжения цаы» заданной уставке.

В режиме управляемого ограничения, как и в режиме интегрирования входного сигнала, блок 10 памяти отслеживает выходноЬ лапряженке интегратора U,„. Это достигается за счет того, что скорость слежения этого блока выбирается достаточно

49 большой по сравнению со скоростьв изменения напряжения 0з„,„. ПоэтомУ выкодной сигнал блока 11 сравнения сохраняется равньм нулю, что удерживает блок памяти в режиме слежения.

4а Ври сбоях счетчика 7 импульсов аналого-цифровой интегратор .работает следующим образом.

В этом случае достаточно большие (превышающие один квант) изменения сигнала на выходе цифроаналогового. Е преобразователя 9 происходят практически мгновенно, и блок 10 памяти ие успевает отрабатывать напряжение

Uй „. Поэтому на выходе блока 11

ВьЬ сравнения возникает единичный сигнал, по которому блок 10 памяти переходит s режим хранения напряжения

U, предшествовавшего сбое. ОдноМх временно делитель б частоты по сигналу на входе 38 перестраивается иа единичный коэффициент деления„ а на суммирующий вход 3 ннтегрирукщего усилителя 1 поступает выходное напряжение блока 11 сравнения, к аналого-цифровой интегратор переходит в режим восстановления информации. 9

805345 этом режиме благодаря отрицательной обратной связи через контур восстановления информации, образованный блоками 10 памяти и 11 сравнения, аналого-цифровой интегратор с максимальной скоростью отрабатывает напряжение 0й до . Процесс восстановления информации заканчивается, когда разность между напряжениями

U и U qа становится меньше порога отпускания блока 11 сравнения, т.е. практически при достижении выходным напряжением Мщ,д исходного значения U< . Прк этом на выходе блока 11 устанавливается нулевой сигнал, после чего блок 10 памяти вновь переходит в режим слежения, сигнал на суьв нрующем входе 3 интегрирующегь усилителя 1 принимает нулевое эначе", нке, делктель б частоты настраивается ка исходный коэффициент деления, и аналого-цкфровой интегратор воэвра- 29 щается в рабочее состояние.

Таким образом, благодаря предлагаемому построению контура ограничения к введению в интегратор токоэадающей схемы, нелинейного элемента 2у к пщэеключателей, соответствующим образом соедииеннык с другими узлами устройства, достигается упрощение интегратора и расширение eio функциональных воэможностей, повииение точкости интегрирования, а также обеспечивается его устойчивость в режиме ограничения.

Формула изобретения

Ф

1. Аналого-цифровой интегратор, содержащий последовательно соедкненкаю интегрирующий усилитель, компаратор, управляемый делитель частоты, 40 реверсивный счетчик импульсов, цифро- акалоговый преобразователь, блок памяти и блок сравнения, другой вход которого подключен к выходу цифроаналогового преобразователя, а выход- 4 к управляющему входу блока памяти и к суммирующему входу интегркрукщего усилителя, и блок ограничения, вход которого соединен с выходом цифроаналогового преобразователя, о т — © л и ч а ю шийся тем, что, с целью повышения точности интегрирования и упрощения интегратора, в него введены нелинейный элемент, токозадающий блок, инвертор, элемент ИЛИ и переключатель, сигнальные входы которого соединены соответственно с первым выходом и через токозадающий блок— со вторьм выходом блока ограничения, соединенным со входом нелинейного элемента, выход которого подключен к

nepsoMy управляющему входу управляемого делителя частоты, к первому входу и через инвертор — ко второму входу элемента ИЛИ и второму управляющему входу управляемого делителя частоты, третий управляющий вход которого соединен с выходом блока сравнения, выход элемента ИЛИ подключен к управляющему входу переключателя, выходом соединенного с суммирующим входом интегрирующего усилителя, управляющие входы блока ограничения подключены к энаковыи выходаи реверсивного счетчика импульсов, а установочный вход блока ограничения соединен с выходом интегрирующего усилителя.

2. Интегратор по п.1, о т л и-ч а ю шийся тем, что блок огра- ничения выполнен на операционном усилителе, выход которого через две цели из последовательно соединенных первого резистора и первого диода подключен к первому выходу блока ограничения, в каждой цепи общий вывод первого резистора и первого диода через второй резистор подключен к соответствующему источнику напряжения и через второй диод — к соответствующему источнику тока уставкн и выходу второго и третьего переключателей соответственно, входы каждого из которых соединены соответственно с шиной нулевого потенциала и входом блока ограничения, а управляющие входы являются управляющими входаии блока ограничения.

Источники информации, принятые во внимание при экспертизе

1.. Патент CXUA 9 3288627, кл G 06 С 7/18, 1975.

2. Авторское свидетельство СССР

9 507872, кл. С 06 С 7/18, 1977 (прототип).

Составитель С. Белан

Редактор М. Циткина Техред Н. Рейвес Корректор М. Коста

Заказ 10905/73 Тираж 756 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, X-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. ужгород, ул. Проектная, 4