Следящий аналого-цифровой преобразо-ватель

Следящий аналого-цифровой преобразо-ватель

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз.Советскими

Социалистичвскик

Расттублик

<>805489 (61) Дополнительное к авт. саид-ву— (22) Заявлено 08.02.79 (2!)3722771/18-21 с присоедииеиивм заявки йо— (53)М. Кл.з

Н 03 К 13/17

ГосударственныЯ комнтет

СССР

Ilo делам нзобретеннЯ н открытнЯ (23) Приоритет

Опубликовано 150281. Бюллетень Йо 6

Дата опубликования описания 1802.81 (53) УДК 681. 325 (088.8) (72) Автор . изобретения

В.Э.Балтрашевич (71) Заявитель

Ленинградский ордена Ленина электротех им. В.И.Ульянова (Ленина) (54) СЛЕДЯЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Ф

Изобретение относится к измерительной технике и может быть исполь-, зовано в автоматизнровайных системах управления технологическими процес-. сами и системах автоматизации научных исследований.

Известен следящий аналого-цифровой преобразователь (САЦП),содержащий блок сравнения, генератор тактовых импульсов, реверсивный счетчик, цифроаналоговый преобразователь и, кроме того, по две линии задержки и по два элемента И на каждый разряд реверсивного счетчика, которые позволяют форсировать изменения младших 15 разрядов при увеличении сигнала рассогласования на входе схемы сравнения и тем 3;амым повышать быстродействие

САЦП Щ .

Недостатком устройства является 29 большая погрешность преобразования, особенно в такте, следующем за тактом, в котором произошло перерегулирование, т.е. смена ответов блока сравнения, обусловленная тем, что после перерегулирования подбор опти". мального шага уравновешивания осуществляется с минимального значения..

При большой скорости изменения сиг- .. нала в районе границ диапазона и при 39 добавлении не только в младший разряд реверсивного счетчика, но и в более старшие, может произойти переполнение, которое, в свою очередь, выводит преобразователь из режима слежения.допустим, значение входного сигнала соответствует коду 01,. 1, а код на реверсивном счетчике равен

01, 1101, блок сравнения выдает сигнал S(U > U ). Учитывая скорость изменения сигнала, преобразователь добавляет к счетчику код 0...0111, в результате на реверсивном счетчике код равен 0...0100, а блок сравнения (вместо желаемого сигнала 5) выдает сигнал S(Uz > Вв). Поэтому вместо уменьшения шага квантования и изменения знака добавки происходит его увеличение, в результате чего преобразователь выходит из режима слежения. Аналогичные явления происходят и при отрицательном переполнении.

Цель изобретения - уменьшение погрешности преобразования и расширение диапазона возможных изменений входного сигнала.

Поставленная цель достигается тем, что в следящий аналого-цифровой преобразователь, содержащий генератор тактовых импульсов, первый логический

805489 блок, блок сравнения, цифроаналоговый преобразователь, реверсивный счетчик, причем первый вход блока сравнения соединен с входной шиной сигнала, а второй вход соединен с выходом цифро аналогового преобразователя, цифровые входы которого соединены с выходами триггеров реверсивного счетчика, выходы первого реверсивного блока соединены со входами установки режима реверсивного счетчика, введены второй и третий логические блоки, два триггера, два элемента И, линия задержки, группа элементов И, распределитель импульсов и дополнительный старший разряд реверсивного счетчика, причем выход блока сравнения соединен с первым входом второго логического блока, второй вход которого соединен с единичным выходом дополнительного старшего разряда реверсивного счетчика, а выход соединен с первым входом первого триггера, со входом первого логического блока и с первым входом третьего логического блока, второй вход которого соединен с выходом первого триггера, а третий вход с выходом генератора тактовых импульсов и со входом линии задержки, выход которой соединен со вторым входом первого триггера, а третий вход с выходом генератора тактовых импульсов и со входом линии задержки, выход которой соединен со вторым входом первого триггера и с первыми входами группы элементов И, вторые входы которых соединены с выходами распределителя импульсов, а выходы соединены со.счетными входами триггеров соответстнующих разрядов реверсивного . счетчика, первый выход третьего логического блока соединен со входом сдвига вправо распределителя импульсон и с нулевым входом второго триггера, а второй выход соединен с пер; ными входами первого и второго элементов И, при этом второй вход первого элемента И соединен с нулевым выходом второго триггера, а второй вход второго элемента И соединен с единичньм выходом второго триггера, выход первого элемента И соединен с единичным входом второго триггера, а выход второго элемента И соединен со входом сдвига влево распределителя импульсов. а чертеже представлена структурная. схема следящего аналого-цифрового преобразователя.

Устройство содержит блок 1 сравнения, цифроаналоговый преобразователь (ЦАП) 2, первый, второй и третий логические блоки 3-5, дополнительный старший разряд 6 реверсивного счетчика 7, состоящего из триггерон 8, распределителя 9 импульсов, генератора 10 тактовых импульсов, линии 11 задержки, группы элементов 12 И первого и нторого триггеров 13 и 14, 10

6S первого и второго элементов 15 и 16 и шины входного сигнала (не показаны), Триггер 13 служит для запоминания ответа блока сравнения на предыцущем такте. Сигнал SO на его выходе равен

"1"; если на предыдущем такте блок сравнения выдает сигнал S=l (О„ < 0р).

Второй логический блок 4 вместе с дополнительным старшим разрядом 6 реверсивного счетчика предназначен для устранения опасности выхода из режима слежения при работе вблизи грааиц диапазона. Так при переполнении триггер 13 устанавливается в "1".

Обозначим сигнал на выходе этого триггера П. Второй логический бЛок 4 йри отсутствии переполнения, т.е. при сигнале П, передает непосредственно на выход ответ блока 1 сравнения, а при сигнале П на выходе логической схемы появляется проинвертированный, ответ блока сравнения. Тем самым происходит смена ответов блока сравнения, в результате которой уменьшается в два раза величина добавки и ее знак, а преобразователь остается н режиме слежения. Таким образом, сигнал S íà выходе первого логи- . ческого блока задается следующим образом.

5,,= 5ПЧ5п, где 5 — сигнал с блока сравнения.

На первом выходе третьего логического блока 5 сигнал f появляется при смене ответов блока сравнения на двух тактах (последовательных) g =(Э В„Ч60 ), где 5> сигнал с выхода первого триггера 13

q — сигнал от генератора 10 тактовых импульсов.

На втором выходе третьего логического блока 5 сигнал появляется при совпадении ответов блока сравнения последних двух тактов

У =(50 "у.)%

Первый логический блок 3 при

S< =1 устанавливает режим вычитания ренерсивного счетчика, а при S =0

1 режим сложения.

В распределителе импульсов запрещен сдвин влево при коде 10...0 и сдвиг вправо при коде 0...01 (на чертеже не показано).

Пример. Пусть в момент времени t преобразователь выставляет образцовый уровень 0, а блок сравнения выдает сигнал S, т.е UЭ„g U, тогда преобразователь выставляет уронень 0 и блок сравнения выдает сигнал S. Таким образом, в моменты времени и, сигнал находится на отрезке (U„, U>). Для бблее точного определения значения сигнала, т.е. в какой половине отрезка (U 0 ) он находится, в момент преобразо805489 ватель выставляет урОвень 0 =(0 iU .)/2 в середине отрезка (0„,0 ),Если э 1 блок сравнения выдает сигнал S,òî во время между н сигнал находитЭ ся на отрезке (0,U ),т.е. в нижней половине отрезка (0„,0 ) и поэтому в момент г САЦП вйставляет уровень

Ug=(U 4Uq)/2.

Таким образом, при чередовании ответов блока сравнения целесообразно проводить уменьшение шага кванто- tð вания в два раза, при этом уменьшается погрешность преобразования.

Если в момент t3 блок сравнения выдает сигнал 5 то сигнала на отрезке (0 0 ), т.е. в нижней половине отрезка (0„,0 ), нет и поэтому необходимо проверить нахожденне сигналов в верхней половине отрезка (О, U ). Для этого в момент е4 преобразователь выставляет уровень

0 -U . Таким образом, если после че- 20

Ф редования ответов блок сравнения выдает подряд два одинаковых ответа, то поиск сигнала осуществляется с шагом квантования, равным предыдущему. Если в момент t4 блок сравне- 25 ния выдает сигнал S то сигнал действительно находится в верхней половине отрезка (U U ) и поэтому в момент tS. преобразователь выставляет уровень Ug -(0>-U )/2 и т.д.

Если в момент «г блок сравнения выдает сигнал S, то сигнала на отрезке (U„,0 ) уже нет и ои выходит . эа отрезок (0, 0 ), превысив уровень 0„ . В этом случае целесообразно искать сигнал на таком же отрезке, как и (0,0<), и соединить с ним. Таким образом, в момент преобразователь выставляет уровень .0„, О, 1(0„ -0 ). Текущий шаг квантованйя равный 30 -0 ) в два раза превы- 10 шает предыдущйй, т.е. (0< -U ). При получении в момент а сигнала $ и рассматривая .отрезок (U,U ) как верхнюю половину отрезка (0й,U ) преобразователь выставляет новый 4$. уровень, используя удвоение текущего шага квантования. Таким образом, при трех и более одинаковых ответах блока сравнения шаг квантования целесообразно удваивать. 30

Устройство работает следующим образом.

Сигнал начальной установки устанавливает первый триггер 13 в состояний "0", соответствующее ответу блока сравнения S (U ) U ), второй триггер 14 и реверсивный счетчик - в нулевое состояние, а в распределитель импульсов заносится код 0..01 (цепи начальной установки не показаны). Так как вначале и при дальнейшей 4Q нормальной работе триггер 13 находится в нулевом состоянии, то второй логический блок 4 пропускает.на свой выход ответ блока -сравнения без инвертирования. 6S

После подачи входного сигнала блок сравнения -выдает сигнал S, по которому с помощью первого логического блока 3 реверсивный счетчик переводится в режим сложения. Так как на первом триггере 13 хранится сигнал

5, то третий логический блок 5 по сигналу от генератора тактовых им пульсов выдает сигнал совпадения на второй выход, который, пройдя. через элемент 15 И, устанавливает второй триггер 14 в "1". После этого сигнал с линии 11 задержки добавляет единицу в разряд реверсивного счетчика, определяемого распределителем импульсов, и производит перепись ответат блока сравнения на первый триггер 13. Предположим, что с приходом очередного сигнала от генератора 10 тактовых импульсов блок сравнения опять выдает сигнал S no которому первый логический блок 3 подтверждает режим сложения на реверсивном счетчике, à трВтий логический блок 5 выдает сигнал совпадения, который, пройдя через второй элемент 16 И,производит сдвиг влево на один разряд содержимого распределителя импульсов. После этого задержанный на линии задержки тактовый сигнал добавляет единицу в разряд реверсивного счетчика и, определяемый распределителем 9 импульсов (вес этой единицы в два раза превышает вес предыдущей), производит перепись ответа блока сравнения на триггер 13. Если далее опять поступают те же ответы от блока сравнения (S), то все происходит аналогично описанному сдвигу единицы, содержащейся в распределителе импульсов, влево.

После первой смены ответа блока сравнения, т.е. с приходом сигнала S. логический блок 3 переводит реверсивный счетчик в режим вычитания, а логический блок 5 выдает на первом выходе сигнал несовпадения текущего (S) и предыдущего (S) ответов блока сравнения, который производит сдвиг вправо на один разряд содержимого распределителя 9 импульсов и устанавливает второй триггер 14 в

"0". Затем задержанный на линии задержки сигнал от генератора тактовых импульсов вычитает единицу из разря-. да реверсивного счетчика, определяемого распределителем импульсов, при этом вес единицы в два раза меньше веса предыдущей.

Если ответ блока сравнения опять меняется с приходом сигнала S, то происходит сдвиг вправо и шаг квантования уменьшается в два раза. Если же ответ блока сравнения повторяется (S),òî иэ-за нулевого состояния второго триггера 14 сдвиг в распределителе импульсов не происходит и величина шага квантования не меняется, 805489 но триггер 14 переходит в "1". С приходом следующего сигнала S из-за состояния "1" триггера 14 происходит сдвиг влево содержимого распределителя импульсов и величина шага квантования удваивается.

Боли из-за большой скорости изменения сигнала вблизи границ диапаэона происходит переполнение реверсивного счетчика, т.е. устанавливаются коды ) 10 ° ° 0 или . 0...0, то из-за положения "1" триггера 13 старшего разряда б реверсивного счетчика первый логический блок 3 передает на свой выход проинвертированный сигнал блока сравнения. Процесс работы остальных блоков преобразователя совпадает с вышеописанным.

Код, снимаемый с распределителя импульсов, несет информацию о текушей скорости сигнала и о погрешности преобразования, а код, характери- 3{) зующий величину сигнала, снимается с реверсивного счетчика.

Моделирование десятираэрядного следящего аналого-цифрового преобразователя, проведенное при воздейст- д вии различных сигналов, показывает, . что погрешность его в зависимости от сигнала на 20-503 меньше, чем у известного, а диапазон возможных изменений сигнала на 15-30% шире.

ЗО

Формула изобретения

Следящий аналого-цифровой преобра35 зователь, содержащий генератор тактовых импульсов, первый логический блок, блок сравнения, цифроаналого вый преобразователь, реверсивный счетчик, причем первый вход блока сравнения соединен с входной шиной Щ сигнала, а второй вход соединен с выходом,.цифроаналогового преобразователя, цифровые входы которого соединены с выходами триггеров реверсивного счетчика, выходы первого 4 логического блока соединены со входами установки режима реверсивного счетчика, о т л н ч а ю шийся тем„ что, с целью уменьшения погрешности преобразования и расширения диапазона возможных изменений входного сигнала, в устройство введены второй и третий логические блоки, два триггера, два элемента И, линия, задержки, группа элементов И, распределитель импульсов и дополнительный старший разряд реверсивного счетчика, причем выход блока сравнения соединен с первым входом второго логического блока, второй вход которого соединен с единичным выходом дополнительного старшего разряда реверсивного счетчика, а выход соединен с первым входом первого триггера, со входом первого логического блока и с первым входом третьего логического блока, второй вход которого соединен с выходом первого триггера, а третий вход с выходом генератора тактовых импульсов и со входом линии задержки, выход которой соединен со вторым входом первого триггера и с первыми входами группы элементов И, вторые входы которых соединены с выходами распределителя импульсов, а выходы соединены со счетными входами триггеров соответствующих разрядов реверсивного счетчика, первый. выход третьего логического блока соединен. со входом сдвига вправо распределителя импульсов и с нулевым входом второго триггера, а второй выход соединен с первыми входами первого и .второго элементов И, при этом второй вход первого элемента И соединен с нулевым выходом второго триггера, а второй вход второго элемента И соединен с единичным выходом второго триггера, выход первого элемента И соединен с единичным входом второго триггера, а выход второго элемента

И соединен со входом сдвига влево . распределителя импульсов.

Источники информации, принятые во внимание .при экспертизе

1.Преобразователь информации в аналого-цифровых вычислительных устройствах. Под ред. Г.М. Петрова.М., "Машиностроение", 1973, с.207.

805489

Составители Л.Беляева

РедакторТ.Мермельштейн ТехредМ.КоштураКорректор Н.Бабинец

Заказ 10931/80 Тираж 999 Подписное

HHHMIIH Государственного комитета СССР по делам изобретений .и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП"Патент", г.ужгород,ул.Проектная,4