Цифровой измеритель динамическиххарактеристик частотных изме-рительных преобразователей

Цифровой измеритель динамическиххарактеристик частотных изме-рительных преобразователей

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ С ФТЕЛЬСТВУ. Союз Соввтскик

Социалистических

Республик («»807182 (61) Дополнительное к авт. сеид-ву (22) Заявлено 300379 {21) 2745969/18-21 с присоединением заявки Ио (23) Приоритет, Опубликовано 230283 Бюллетень HR 7

Дата опубликования описания 03. 03. 81

G 01 R 23/02

6 04 Г 10/04

Государственный комитет

СССР оо делам изобретений и открытий (53) УДК 621. 317.76..-621.317 ° 787. .2(088.8) (72) Автс»рь» . изобретения

Ф.Ф.Колпаков, 10.С.Шмалий и И.Е.Лазебников

Vt (7! } Заявитель (54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ДИНАМИЧЕСКИХ ХАРАКТЕРИСТИК

ЧАСТОТНЫХ ИЗМЕРИТЕЛЬНЫХ ПРЕОБРАЗОВАТЕЛЕЙ! г

Изобретение относится к измерительной технике и предназначено для исследования динамических характеристик Широкого класса частотных измерительных преобразователей (ЧИП).

Известно устройство для изме- рения времени переходных процессов, которое содержит генератор стимулирующих сигналов, блок сравнения, прсобразователь "аналог-частота", коммутатор, реверсивные счетчики, блок управления, цифровой измеритель времени и буферный регистр (Ц .

Недостаткам устройства является невозможность измерения сигналов изменятвтейся частоты во времени.

Известен измеритель времени переходного процесса, содержащий ключ, счетчик, устройство индикации, формирователь мерных интервалов и устройство регулируемой задержки 12).

Недостатком этого устройства является низкое быстродействие, обусловленное временем наполнения за несколько периодов исследуемой частоты.

Цель изобретения †. повьааеннв быстродействия путем измерения периадов исследуемой частоты в одном цикле измерения.

Поставленная цель достигается тем, что s измеритель, содержащий последовательно соединенные формирователь и счетчик, блок управления и узел опроса, выходом соединенный с управляю им входом регистратора, введены элемент И, триггер, два преобразователя период-код, и два оперативных блока памятй, при этом выход счетчика соединен с одним нз входов элемента И н с входом блока управления, выходом

1в соединенного с вторьм входом элемента

И", вьисод которого соединен с входом тоиггера, перрый выход последнего падклвчен к информационному входу преобразователя четного периода-код и

26 к управляв»щему входу блока оперативной памяти ксща четного периода,выход которого соединен с одним из вхо-. дов регистратора, а второй выход триггера подняв»чен к информацион35 ноМу входу преобразователя нечетного периода-код и к управляищему входу блока оперативной памяти кода иечетноИ» периода, выход которого подключен к второму входу реЯ гистратора, причем управляк»щие вхо807182 ды преобразователя четного и нечетного периода-код подключены к выходу. блока управления, а выходы преобраэователя четного и нечетного периода-код каждый к соответствующим информационным входам блоков оперативной памяти кода чет5 ного и нечетного периода, считывающие входы соединены с узлом опроса, На Аиг. 1 принедена структурная схема устройства; на Аиг. 2 — диаграммы, поясняющие работу измерителя в режиме записи периодов исследуемой частоты н оперативную память; на Аиг. 3 — временные диаграммк1 поясняющие работу измерителя н режи- 15 ме считывания информации иэ ячеек оперативной памяти; на фиг. 4 - переходная динамическая характеристика, построенная регистратором в результате опроса ячеек оперативной памяти. 2О

Цифровой измеритель содержит

Аормирователь 1, счетчик 2,. блок 3 управления, элемент И 4, триггер 5, . преобразователи б и 7 период-код, блок 8 оперативной памяти, узел 9 опроса, регистратор 10 и два блока

11 и 12 оперативной памяти кодон. четного и нечетного периодов.

Цифровой измеритель работает в двух режимах: записи и считывания информации об исследуемой частоте.

Режим записи периодов исследуемой частоты .в оперативную память происходит следующим образом. После включения питания элемент И закрыт нулевым потенциалом с выхода блока З5

3 управления для инвертирования импульсов исследуемой частоты, триггер 5 находится в одном из двух логических состояний — единичном или нулевом, преобразователи период-код закрыты сигналом с выхода блока 3 управления и готовы к преобразованию информации с выхода блока 3 уп-, равления и с выхода триггера 5, блок

8 оперативной памяти обнулен и готов к записи кодов периодов с выходов преобразователей б и 7 периодкод. На выходе счетчика-делителя 2 частоты присутствуют импульсы исследуемой частоты, сАормироваиные формирователем 1. Блок З,управления„ синхронизируемый импульсами с выхода счетчика-делителя 2, вырабатыва т сигнал управления, поступаища..на исследуемый ЧИП и на узлы измерителя (фиг. 2в). С появлением 5$ этого сигнала открываются элемент

И 4 для инвертирования импульсов. с выхода счетчика-делителя 2 (Аиг.2г), и преобразователи б и 7 период-код.

Тот из преобразователей б и 7, на информационном входе которого к моменту появления сигнала управления с выхода блока 3 управления присутствует.положительный потенциал с выхода триггера 5, начинает пре- образовывать время в код до момента переброса триггера 5 в противоположное состояние (фиг. 2э до момента t„). Триггер 5 перебрасывается н противоположное состояние по каждому из импульсов (фиг. 2г) с выхода элемента И 4, обеспечивая тем самыи импульсы положительной полярности поочередно на информационных входах каждого иэ преобразователей б и 7 период код. Каждый иэ положи- тельных периодов с выхода триггера

5 (фиг. 2д, е) преобразуется в код преобразователями б и 7. Коды преобразуемых периодов подаются н оперативную память 8. имеющую две полупамятн 11 и 12.

Логика работы блока 8 оперативной памяти сводится к следующему.

В первый блок оперативной памяти (ОП-1) 11 подаются коды четных периодов Т >,с выхода преобраэонателя б (фиг. 2ж), но второй блок оперативной памяти (ОП-2) подаются коды нечетных периодов Т „ .р выхода преобразователя период-код 7 (фиг. 2э), где n — число импульсов исследуеМой частоты. Каждый из блоков памяти запоминает коды текущего времени и привязанные к ним коды периодов.

Этот процесс происходит следующим образом. Код первого нечетного периода с выхода преобразователя 7, соответствующий интервалу времени

t>-с, (фиг. 2а), равен коду текущего времени.

Оба кода записываются и .информационную ячейку и ячейку адреса памяти блока 12. Код первого четного периода с выхода преобразователя, соответствующий интервалу времени

t<-t< (@ir. 2ж) эаписывается в ин; формационную ячейку блока памяти 11..

Код текущего времени, соответствующий первому четному периоду, ранен сумме первого нечетного периода и первого четного периода. Суммарный код этих двух периодов записывается в ячейку адреса блока памяти 11, причем код первого нечетного периода считывается беэ стирания из соответствующей ячейки блока 12 памяти и складывается с кодом первого четного периода в блок 11. Код второго нечетного периода соответствует интервалу времени t<-t>, код текущего времени которого соответстнует интервалу времени t< -t (фиг. 2з, и).

Соответственно, код второго четного периода соответствует интервалу времени . -,, код текущего нремени которого соответствует интервалу времени с,-й„ (фиг. 2ж, и). На фиг.2и показанынесколько интервалов времени, преобразуемых в коды текущего времени и запоминаемых в ячейках адреса блока 8 оперативной памяти.

На фиг. 2ж, з показаны соответствующие кодам текущего времени коды

807182 исследуемых периодов, соответствен но четные (фиг. ж) и нечетные (фиг. 2з). Аналогичным образом, как показано для записи кодов первого четного и первого нечетного периодов, происходит запись кодов последующих периодов, при этом коды текущего времени формируются как сумма кодов текущего времени предшествующего периода. и кода последующего периода.

Таким образом, в блоке 8 перативной памяти записываются коды исследуемых периодов и соответствующие им коды текущего времени.

В режиме считывания информации из ячеек блока 8 оперативной памя- t5 ти измеритель работает следующим образом.

После полной записи информации о текущем времени и длительностях исследуемых периодов в виде кодов 2О в блоке 8 оперативной памяти, узел опроса начинает формировать импульсы опроса (фиг. Зо), частота следования которых определяется быстродействием регистратора.

Импульсы опроса извлекают последовательно информацию из ячеек адреса и информационных ячеек в виде кодов текущего времени и кодов периодов (фиг. Зк, л). На фиг. 3 условно показаны коды текущего времени в виде отрицательных заштрихо-,, ванных импульсов, а коды периодов в виде положительных заштрихованных импульсов, причем фиг. Зк соответствует кодам с выхода блока 12 (не- ЗЗ четные периоды), фиг. Зл соответствует кодам с выхода блока 11 (четные периоды). Коды текущего времени формируют координатные точки на оси абцисс самописца регистратора, 4Q а коды периодов формируют координатные точки на оси ординат. самописца регистратора 10. Результат последовательного построения переход-ной динамической характеристики исследуемого ЧИП, полученный в одном цикле измерения,показан на фиг. 4.

Формула изобретения

Цифровой измеритель динамических характеристик частотных измерительных преобразователей, одержащий последовательно соединенные формирователь и счетчик, блок управления и узел опроса, выходом соединенный с управляющим входом регистратора, отличающийся тем, что, с целью повышения быстродействия, в него введены элемент. И триггер, два преобразователя период-код, и два оперативных блока памяти, при этом выход счетчика соединен с одним иэ входов элемента И и с входом блока управления, выходом соединенного с вторым входом элемента И, выход которого соедийен с входом триггера, первый выход последнего подключен к информационному входу преобразователя четного периода-код и к управляющему входу блока оперативной памяти кода четного периода, выход которого соеди- . нен с одним иэ входов регистратора, а второй выход триггера подключен. к информационному входу преобразователя нечетного периода-код и к управляющему входу блока оперативной памяти кода нечетного периода, выход которого подключен к второму входу регистратора, причем управляющие входы преобразователя четного и нечетного периода-кода подключены к выходу блока управления, а выходы преобразователя четного и нечетного периода-код каждый к соответствующим информационным входам блоков оперативной памяти кода четного и нечетного периода, считывающие входы которых соединены с узлом опроса, Источники информации принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 531134 кл. 6 05 В 23/02, 1974.

2. Авторское свидетельство СССР, Р 608260, кл. G 04 F 10/04, 1976 (прототип).

807182 "" " tq В Э ю п ц,з Оды теиущссо 5реыени . Составитель Л.Муранов

Редактор Л.Белоусова Техред М.Рейвес Корректор Г.Решетник акаэ 2 б8 Тираж 743 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная,