Устройство для сопряжения модулейвычислительной системы c kohtpo-лем

Устройство для сопряжения модулейвычислительной системы c kohtpo-лем

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ 4ЗИДИТИЛЬСТВУ

<и607258

Союз,,Советски«

Се«1наянстнчаснн«

Рвсеубяни (S I ) Дополнительное и аат. санд-ау

{22) Заявлено 08.09.78 (22) 2668443/18-24 (52)N. Кл.

Я 08 F 3/04.

С 06 Р 11/00 с ярнсеедннеиием заявки,ров

2веудвретвеее4 «вмвтет

CCCP ае дивам «зебретеей. и втврмтиа

{23)22рнернтет 5@ УД2(681.3 (088. Р) Онублнковане 23.02.81; аюллетекь М 7

Дата опубликования еянсання 25.02.81 (72) Авторы

- изобретения.В. Н. Заблсцкий и В. В. Ipa«; (71) Заявитель

{54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ МОДУЛЕЙ

ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ С КОНТРОЛЕМ 1 2

Изобретение относится к вычислителье Наиболее близким к предлагаемому по ной технике и может.быть использовано: технической сущности является устройсгпри проектировании вычислительных еис- во связи, соединенное двусторонними иигем. фармационными и командными связяыи с

Известно устройство свяэ» шии, со модулями вычислительной системы,.содер. держащее набор пассивных шии, соединен- э жащее первые приемные регистры, иых двусторонними связями с модулями . первые передающие регистры, первый вычислительной системы, блоки управлв» набор пассивных шин данных, адреса и упнкя шинами и блок связи щин Я. Hего- .- .оаалвния, блок синхронизации, распредели ь статком этого устройства sssserc« ìosà-.: гвлн импульсов, узлы вентилей, первые ионизация объединенных шин на период: ® узлы анализа, регистры адреса, управляюавредачи сообщения между парой модулей,;: и1ие регистры, первые буферные регистры что снижает пропускную способность мв - и первые элементы ИЛИ, первые ннформа дулей,. цианные входы которйх через первые приИзвестно также устройство связи, со. вмкыв регистры подключены ссотвегсгвендвржащее набор «ace«ssaa шан данныи,ад.. но к,первому управляющему выходу блока реса, управления„соединенное двустерон синхронизации и первым управляющим схо. ними связями с модулями вычнслательнай дом распределителей импульсов, первые системы,- при этом передачи информаааи управляющие выходы которых связаны с между модулямя выпопняюгск а режима узлами вентилей, первые управляющие ай разделения времени E2).

39 ходы узлов вентилей подключены к уира

Недостатком устройства является увв- вляющим входам первых передающих региличение времени ожидания но мере раааа- crpos, ннфсрманиснные выходы которых рвния вычислительной системЫ. - соединены через первый набор пассивных

80728Â группы. соединен с управляющим входом ,соответствующего передающего регистра первой группы, выход каждого с-го передающего регистра первой группы соеди- . нен с первым информационным входом

:4-го буферного регистра первой группы и с информационным входом (9+1)-го приемного регистра первой группы, второй информационный вход+.-го буферного реги-!

О стра первой группы является первым входом устройства, информационный выход каждого регистра адреса группы соединен с первым информационным входом соответствующего блока сравнения адреса первой

1% группы и с третьим информационным входом соответствующего буферного регистра первой группы, информационный выход каждого приемного регистра первзй группы соединен с первым входом соответствуюро щего элемента ИЛИ первой группы и со вторым информационным входом соответствующего блока сравнения адреса первой группы, выход каждого элемента ИЛИ пер вой группы соединен с первым информационным входом соответствующего блока выработки управляющих сигналов группы, второй, третий, четвертый а питий выходы каждого блока выработки управляющих сигналов группы соединены соответственно с управляющим входом соответствующих блоков сравнения адреса первой группы, с первым управляющим входом управляющего регистра группы, с соответствующим выходом устройства, с управляющим вхо35 дом соответствующего буферного регистра первой группы, информационный выход каждого управляющего регистра группы сое.: динен со вторым информационным входом соответствующего блока выработки упрев-40 ляющих сигналов, вторые управляющие входы каждого управляющего регистра об разуют группу управляющих входов устройства, введены блок контроля магистрали, вторая группе приемных регистров, 4S группа блоков коммутации, вторая группа первдающихрвгистров, первая, вторая и третья группы блоков обнаружения ошибок, втсрая группа блоков сравнения адреса, вторая группа элементов ИЛИ, группа счетчиков сбоев, группа дешифраторов и вторая группа буферных регистров, причем информационные выходы последних передающих регистров первой и второй групп со,единены соответственно с первым и вторым информационными входами. блока контшин данных, адреса и управления связаны соответственно с последующими первыми приемными регистрами и через первые буферные регистры соединены двусторонними информационными связями с модулями вычислительной. системы,. управляющие выходы которых подключены к первым .управляющим входам управляющих регистров, вторые управляющие входы которых связаны с узлами вентилей, информационные выходы управляющих регистров подключены к первым информационным входам узлов. вентилей, вторые управляющие выходы которых связаны с управляющими входами первых узлов анализа, первые информационные входы которых подключены к регистрам едреса.и первым буферным регистрам, первые управляющие входы которых соединены с третьими управляющи- ми выходами узлов вентилей, четвертые уп-! раалякнцие выходы которых связаны с управляющими входами модулей вычислительной системы, Однако, несмотря на то, что данное устройство позволяет наращивать произ-. водительность системы, сохраняя ее регулярность, оно имеет единственный путь передачи информации, что не позволяет обеспечить высокую надежность работы.

Последнее очень важно для ряда применений; особенно для системы- реального времени.

Белью изобретения является повышение надежности устройства.

Поставленная цель достигается твм, что а устройство для сопряжения модулей вычислительной системы с контролем, содержащее первую группу приемных регистров, первую. группу передающих регистров, блок синхронизации, группу распределителей импульсов, первую группу блоков сравнени.". адресе, группу регистров аареса, группу управляющих регистров, первую группу буферных регистров, первую rpynttv элементов ИЛИ, гочпп блоков выработки управляющих сигналов, причем первый выход блока синхронизации соединен с первыми входами всех распределителей импульсоа группы, второй выход блока синхронизации соединен со вторыми входами всех распределителей импульсоа группы и с управляющими входами всех приемных регистров первой группы, первый и второй выходы каждого распределителя импульсов группы соединены с первым и вторым синхронизируюшими входами сооео ветствуюшего блока выработки управляющих сигналов группы, первый выход каждого блока выработки управляющих сигналов роля магистрали, первый и второй управлякипив входы которого соединены соответственно с первым и вторым выхомамк блока синхронизации, первый и второй

5 807256 4 информационные выходы блока контроМ дого счетчика сбоев соеаинен с coorser-:. магйстрали соеаинены соответственно с ствующим входом дешифрвтора группы, .информационными входами первых прием- выход каждого аешифратсра группы соеаиных.регистров первой и второй групп, вы- иен с третьим входом соответствующего ход каждого приемного регистра второй з блсжа выработки управляющих сигналов группы соединен со вторым входом соот- гРуппы, информационные выходы каждого ветствуюшего элемента ИЛИ первой груц- передающего регистра первсй и второй пы, с первым информационным входом со- групп соединены соответственно со вхоответствующего блока сравнения адреса дами блоков обнаружения ошибок первой второй группы, первый, второй, третий и т4 второй групп выходы блоков обнвружечетвертый входы каждого блсжа коммута- ния ошибок первой и второй групп соеди» циИ группы соединены соответственно с нены coorserc:венно с четвертым и пятым информационными входами соответствую- входвми соответствующего блока выработ щего, приемного регчстра первой группы, ки управляющих сигналов группы, третий с выходом соответствующего приемного . 1% выход w пятый вход кажаого блока ком.Регистра первой группы, с информацнон- мутации группы образуют соответственно ным входом соответствующего приемного первую группу информационных вь1ходов и регистра второй группы, с выходом coor» втсруто группу информационных входов ус ветствуюшего приемного регистра второй . Ройства, выход каждого буферного регистгруппы, управляющие входы всех прием - . 24 ра первой группы соединен с информациных Регистров второй груплы соединены онным входом соответствующего блока со вторым выходом блока синхронизации, обнаружения ошибок третьей группы и с первый и второй информационные выхоцы третьим входом соответствующего баржа каждого блока коммутации группы с<4ди» выработки правляющих сигналов группы, нетты соответственно с информационными рф выход каждого блока обнаружения ошнбсж входами соответствующих передающих pe . третьей группы соединен с шест ым входом, гистров первой и второй групп, информа соответствующего блока выработки управционный выход Ф -го передающего регист- ляюших сигналов группы. ра второй группы соединен с ннформаци- Блок «онтроля магистрали содержит ониым входом (*+1)-ro приемного регист- р4 первый и второй приемные регистры, перра второй группы, с информвционньтти sxo- вый и второй узлы обнаружения ошибок, дом 4««ro буферного регистра второй " . Узел коррекции сбоев, элемент ИЛИ, элегрупцы, информационный выход каждого мент И, счетчик, группу элементов И, буферного регистра второй группы соеди- схему сравнения, первый и второй регистнен с пятым информационным входом со- Ры передачи, распределитель импульсов, ответствующего буферного регистра первой группу элементов ИЛИ, первый и второй группы, первый, второй и шестой выходы коммутаторы и узел управления режимом, каждого блока выработки управляющих си- пррчем первый и второй информационные гналов группы соединены соответственно входы блока соединены с информационными с управлятошим входом соответствующего вхситами первого и второго приемных репередающего регистра второй группы, с гистров, управляющие входы которых соеуправляюшим входом соответствующего динены с цервым выходом распреаепаге- . блока сравнения адреса второй группы и с ля импульсов и с синхронизируюшими вхоуправляюшим входом буферного регистра дами элементов И группы. выход первого

srapok группы, информационный выход каж- приемного регистра соединен со входом

4% дого peracrpa айреса группы соединен со первого узла обнаружения ошибок, с первтсрым информационным входом соответст- вымя входами узла управления режимом, вуюшего блока сравнения адреса второй узла коррекции сбоев, с первым входом группы, вькоды соответствующих блоков элемента ИЛИ и первым входом первого сравнения адреса первой и второй групп коммутатора, выход вторсго приемного соединены с первым и вторым входами Регистра соедияен со входом arapaho уз59 соответствующего элемента ИЛИ второй +s обнаружения ошибок, со вторыми вхогруппы, выход каждого элемента ИЛИ aro- дами.узла управления режимом, элемента рой группы соединен с управляющим sxo- H . узла коррекции сбоев и вторым аом соответствующего управляющего ре- входом первого коммутатора, управляющий гистра группы, седьмой выход каждого и информационные выходы первого a sroблока выработки управляющих сигналов рого узлов обнаружения ошибок соедини группы соединен со входом соответству- иы соответственно с первым и вторым ющего счетчика сбоев группы, выход каич управляющими и информационными входа венно с первыми входами первого, второго, третьего н четвертого элементов И, вторые входы всех элементов И обьединены и соединены с управляющим входом блока, третьи. входы первого н третьего элементов И соединены со вторым входом блока, третьи входы второго и четвертовходом блока, выходы первого, второго, третьего н четвертого элементов И соединены соответственно с первым и вторым входами третьего и четвертого элеи четвертого элементов ИЛИ соединены с тельной системы с контролещ на фиг. 2схема блока контроля магистрали; на фиг.. 3 - схема блока обнаружения оши/ . ров 7.1-7.Р, вторая группа передающих регистррв 8,1-8,Р, первый набор

9,1-9.P пассивных шии данных, адреса и группа блоков 13.1-13.Р обнаружения ошибсж, группа распределителей 14.114.P импульсов, первая группа, блоков

15.1-15.P сравнения адреса, вторая адреса, вторая группа элементов ИЛИ

17.1-17.Р, группа регистров 18.1-18.Р адреса, rpyana блоков 19.1-19.P выработки управляющих сигналов, группа счетчиков 20,1-20.Р сбоев, группа дешифраtapos 21,1-21.Р, группа управляющих. регистров 22, 1-22.Р, первая группа буферных регистров 23.1-2З.Р, вторая группа буферных регистров 24.1-24,Р, 7 807288 8 ми второго коммутатора, первый и второй третий и четвертый информационные вхоуправляющие выходи которого .соединены . ды блока соединены соответственно с персоответственно с управляющим входом вым входом первого элемента ИЛИ, со узла коррекции сбоев и с первыми управ- вторым входом первого элемента ИЛИ, с. ляющими входами элементов И группы, g первым входом второго элемента ИЛИ и выход узла коррекции сбоев соединен с со вторым входом второго элемента ИЛИ, первыми информационными входами эле- первый и второй выходы первого и второментов И группы, первый и второй выхо- го элементов ИЛИ соединены соответстды узла управления режимом соединены соответственно. со вторыми входами эле- 30 ментов И группы, с первыми входами элементов ИЛИ группы, первый, второй,третий, четвертый и пятый выходы элементов И группы соединены соответственно с первым входом элемента И, с управля- И ющим входом счетчика, со вторыми axo- го элементов И соединены с четвертым дами элементов ИЛИ группы, с управляющим входом первого и второго регистров передачи, с информационным входом первого и второго регистров передачи, вы- у© ходы которых являются выходами блока, ментов ИЛИ, выходы которых являются выход элемента ИЛИ соединен со вторым выходами блока, третьи входы третьего входом элемента И, выход которого соединен,co счетным входом счетчика, инфор- . пятым. информационным входом блока. мационный выход счетчика соединен со 2$ На фиг. 1 изображена, блок-схема уствходом схемы сравнения и со вторыми ин- ройства. для сопряжения модулей вычисчифсрмационными входами элементов И группы, выход схемы сравнения соединен с третьими входами элементов И группы, второй выход распределителя импульсов . щ бок; на фиг, 4 - схема блока коммутации. соединен с управляющим входом первого Устройство содержит блок 1 синхрокоммутатора, выходы элементов ИЛИ низации, блок 2 контроля магистрали, группы соединены с третьим информацион- первая группа приемных регистров 3,1ным и вторым управляющим входами пер- З.Р, вторая группа приемных регистров ваго коммутатора, первый и второй выхо- 4.1-4,Р, первая группа элементов ИЛИ

; ды которого соединены соответственно со 5.1-5.Р, группа блоков 6,1-6.Р коммувторыми информационными входами перво- тации, первая группа . передающих регистго и второго регистров передачи. . Блок обнаружения .ошибок содержит группу сверток по модулю два, группу эле46 ментов И, пороговын элемент и дешифра- управления, второй набор 10.1-10.Р пастор, причем входы сверток по Moaymo сивных шин дащтых, адреса и управления, два группы соединены со входами блока, первая группа блоков 11.1-11.Р обнару. выходы сверток по Модулю два группы, . женим оши56к, вторая группа блоков соответственно соединены с первыми вх 12.1-12.Р обнаружения ошибок, третья дами элементов И группы, вторые входы которых соединены со входом младших информационных разрядов блока, выходы элементов И группы являются информационными выходами блока и соединены c .. группа. блоков 16.1-16.Р, сравнения соответствующими входами порогового элемента и,дешифратсра, выход двшифра тора является управляющим выходом блока, выход порогового элемента соединен с управляющим входом дешифратсра.:

Блок коммутации содержит первый, И второй, третий и четвертый элементы

И/Щ, первый, второй, третий и четвер-, тый элементы. И, причем первый; второй, 9

В0725А

10 модули 25.1-25.Р вычислительной систе.мы.

Блок 1 синхронизации (фиг.1), сойержащий генератор тактовых импульсов, узлы сброса, пуска-останова и панель управления, предназначен апя приведения в исходное состояние устройства, его пуска и синхронизации. Блок вырабатывает две серии синхронизнруюших сигналов Al u

Bl. Серия Al, подаваемая иа второй уп- to равляющий выход блока 1 синхронизации, поступает на второй управляющий вход . блока 2 контроля магистрали, вторые управляющие входы распределителей импульсов 14.1-14.Р, группы, управляющие lS входы приемных регистров первой 3,1З.P-и второй 4.1-4;Р групп. Распределители 14.1-14.P импульсов группы в от вет на сигнал А1 вырабатывают последовательность А2, А3, а в ответ на сигнал и

Bl — соответственно В2, ВЗ, В4.:Минимальное время между сигналамн В4 и

Al зависит от используемой элементной базы и в настоящее время может coceasлять единицы наносекунд. Первый управля- 2у ющий выход блока 1 синхронизации связан с первым управляющим всходом. блока

2 контроля магистрали и с пятыми управляющими входами блоков 6.1-6.Р группы.

Приемные регистры первой 3.1-3;Р и вто- щ рой 4.1-4.P. групп, передающие регистры первой 7.1-7.P и второй 8.1-8.Р rpyaa, связаны соответственно aoyr с другом с помощью первого 9.1-9.Р и втсрого 10.1» 10.Р наборов пассивных шин и включаю-: . щий узлы сброса, занесения и выдачи информации.

Этн регистры предназначены для временного хранения информации, аииамически перемещающейся от приемных регнст- . ров 3.1 4,1 и передающим регистрам

7.Р 8.Р.

Информационные входы и выходы приемных регистров 3.1-3.Р, 4.1-4.Р через блоки 6.1-6.P. коммутации связаны с передающими регистрами 7.1-7.Р, 8.18.Р. Выходы переаающих регистров

7,Р 8.P соединены с информационными входами блока 21 контроля магистрали.

Информационные выходы передающих регистров первой 7.1-P.P и второй 8,1- .

8.P групп соеаинены соответственно со входами блоков обнаружения ошибок первой 11.1-11.Р и второй 12.1-12.P групп и входами буферных регистров. первой 23.1-23.P н второй 24.1-24.P групп, содержа них узлы сброса, эанесе ния и выдачи информации, и.предназначенньц: для приема информации иэ ма гистрапи, временного ее хранения, перезаписи новой информации: из модулей

25.1-25.Р н выдачи ее через блоки

6. 1-6.Р коммутации.

Информация из приемных регистров

3.1-3; Р, 4.1-4.P пересылается к передающим регистрам 7.1-7.Р,8,1-8.Р в ко ае Хэмминга, в виде — разрядного слова ("м - разрядов — информационные, ч — контрольных разрядов). Информационная часть слова содержит следующие поля:

-признак слова управляюше"о мод ля, .если в этом разряде находится 1, то это слово управляющего модуля, осуществляющего операции диагности-. ки, в противном случае — это споьо исполнительного модуля

«счетчик циклов, данное поле загружается активным модулем в момент отправления слова в магистраль: содержимое разрядов данного. поля указывает на количество допустимых полных проходов данного слова по магистрали беэ обнаружения попуча тели

° -признак состояния слова - занято/

l свободно

-адрес получателя;

-адрес отправителя

-данные.(в этом попе указывается информация о состоянии модуля, или адрес ячейки памяти, или адрес регистра назначения и т.a.))

-режим: запись, чтение, r.е. это режим обработки поля данных мсщулемполучателем:„

«-сбой.

Разряды цриэнаков слова управляющего модуля и признаков состояния слова с выходов элементов ИЛИ 5.1-5.Р первой группы поступают на входы блоков 19.119.Р. выработки управляющих сигналов группы, разряды адреса получателя с выходов приемных регистров первой 3.1З.Р и второй 4.1-4.P групп поступают на входы блоков сравнения адреса aepsoN

15.1-15.Р и второй 16.1-16.Р групп, содержащих наборы элементов И, ИЛИ, и предназначенных для распознавания,собственных адресов моаулей, путем сравнения адресов получателей с собственными адресами, хранящимися в регистрах 18.118.Р адреса, включающих цепи ручной установки адресов. Управляющие выходь(. блоков сравнения адреса первой,15. 115.P и второй 16.1-16.P групп через элементы ИЛИ 17.1-17.P второй группы связаны с управляющими регистрами

807258

22.1-22.P группы, которые также подключены к блокам 19.1-19.Р выработки управляющих сигпапов группы и вкпючаюг наборы триггеров с узлами занесения и сброса и используются дпя указания состояний и режимов работы ус1 .ройства.

С блоками 19.1-19,Р выработки управпяюших сигналов группы связаны также поспедоватепьно соединенные счетчики

20. 1-20.P сбоев группы и дешифрагоры

21.1-21.P группы, совместно предназначенные дпя регистрации числа неверных нересыпок информации из модупей

25.1-25.P в буферные регистры 23 1- . . 2З.Р пепвой группы

Устройство связано двухсторонними информационно-командными связями с модупями 25.1-25.P вычиспитепькой си-. стемы, в качестве которых могут использоваться центрапьные процессоры, процессоры ввода-вывода, блоки. оперативной памяти, Блок 2 контроля магистрали (фиг.2) предназначен дпя контроля и восстановпения информации, циркулирующей в. магистрапи; обнаружения сообщений, которые не быки приняты получателями по разным причинам (сбой в адресе попучатепя, многократные сбои в сообщениях, которые а ппаратурными средствами корректировки нельзя устранить и требуются повторные передачи сообщения ипи прерывание к управпяющим программам в одном иэ управпяющих модулей и г.ri.). Блок 2 контроля магистрали содержит первый приемный регистр 26, второй приемный регистр 27, первый узел 28, обнаружения ошибок, второй узел 29 обнаружения ошибок, второй коммутатор 30, уэеп 31 коррекции сбоев, узел 32 управления режимом, группу эпементов И 33, распредепитепь 34 импупьсов, эпеменг ИЛИ 35, апемент И 36, счетчик 37, схему 38 сравнения, первый коммутатор 39, группу элементов ИЛИ 40, первый регистр 41 передачи, второй регистр 42 передачи.

Первый 26 и второй 27 приемные регистры идентичны, содержат наборы триггеров дпя хранения информации, цепи занесения, выдачи и сброса информации и предназначены дпя хранения принятой информации и течение времени ее обработки в блоке

2 контроля магистрали.

Информационный выход первого приемного регистра 26 всеми разрядами подкпючен к первому информационному входу цервого коммутатора 39, разрядами, представпяющими собой счетчик циклов - к первому информационному входу эпемеига

ИЛИ 35, разрядом, опредепяющим.занятость приемного регистра 26 и разрядом признака спова управляющего моаупя — к первому информационному входу узла 32 управления режимом, информационный вы-. ход первого приемного регистра 26 всеми разрядами; эа .исключением разрядов счетчика циклов. признака занятости, . признака спова управляющего модупя, со1О единен с инфорМацйонным входом первого узла 28 обнаружения ошибок и первым информационным входом узла 31 коррекции сбоев.

Аналогичным образом второй приемный

1$ регистр .27 связан с первым коммутатором 39, элементом ИЛИ 35, узлом 32 управления режимом, вторым узлом 29 обнаружения ошибок, узпом 31 коррекции сбоев, 2а .Первый 28 и.второй 29 узлы обнаружения ошибок идентичны между собой и с бпоками 11,1-11,Р, 12.1-12.Р, 13.11З.P и каждый из них.содержит (фиг.З) группу сверток 43,1-43.4 по модулю два, Ь группу эпеменгов И 44.1-44.4, пороговый элемент 45, дешифратор 46, и прэдназначен дпя обнаружения двойных и одиночных ошибок в сообщении, формирования кода дпя определения позиции разряда, подлежащего инвертированию при одиночной ошибке с целью восстановпенин кода сообщения, и выдачи этих сигналов во второй коммутатор 30. Информационный вход узла 29 обнаружения ошибок соединен с информационными входами сверток

43,1-43,4 по модупю два группы, выходы которых соответственно связаны с первымк входами эпементов И 44,1-44,4 группы, вгopblB входы когарых сбответственно подкпючены к мпадшкм Ч-информационным разрядам информационного входа узле 29 обнаружения ошибок, выходы апементов И 44.1-44.4 группы связаны со входами дешкфрагора 46, информационным выходом узла 29 обнаружения ошибок н входамк корогового эпемекга 45, который через дешифратор 48 подкпючен к управляющему выходу уэпа 29 обнаружения ошибок, Свертки, 43.1-43,4 по модупю два

$Е группы представляют собой набор комбинационных схем И, ИЛИ, НЕ и преднаэна- чены дпя конгропя по четности определенных наборов значении кода сообщения, например, первая свертка 43.1 контролирует все нечетные значения кода, и выда= ча результата контроля разрешается только в том случае, если мпалший информационный разряд кода сообщен. я равен 1 в противном случае, на выходе первого, 807288 элемента И 44. 1 группы устанавливается 0". В каждую свертку по модулю два подается только один соответствующий контрольный разряд. Аналогично первой свертке 43,1 выполнены остальные (ч-1) S .свертки 43.2-4З.Ч группы.

Пороговый. элемент 45 содержит вход-. ные цепи и пороговын элемент, выдающий.на выходе сигнал кратного сбоя,, если на его вход с элементов И 44,144.Ч группы поступает более одного сигнала о сбое- контрольных группы. В качестве йорогового элемента может быть. использован, например триггер Шмитта.

Йешифратор 46 содержит набор эле- 1, ментов И, ИЛИ, НЕ и предназначен для выдачи управляющих воздействий по результатам контроля сообщения "Нет сбоя, Однократный сбой, "Многократный сбой ..

Второй коммутатор 30 (фиг.2) содер- 2б жит набор схем И, ИЛИ, НЕ, на которых определяется из какого приемного регистра необходимо передать информацию в первый коммутатор 39, если сообщение не имеет ошибок в ollHoM из приемных регистров, а также необходимость корректировки кода сообщения с помощью узла

31 коррекции сбоев, если однократные.

° ошибки в обоих приемных регистрах, или однократная ошибка в одном и многократ- зй ная в других приемных регистрах, Во втором коммутаторе 30 с помощью дешифратара, на который подается код позиции ошибки нэ соответствующего узла 28 и . 29 обнаружения ошибок, дешифрируетса но- >> . мер позиции кода сообщения, который необходимо инвертировать в узле 31 коррекции сбоев. Второй коммутатор 30 управляющим выходом связан с узлом 31 коррекции сбоев, причем этот выход является выходом дешифратора кода позиции ошибки на п,вьаиаов, где п - количество разрядов в сообщении, "ч - количество избыточных контрольных разрядов.

Узел 31 коррекции сбоев содержит ком- 4 бинационную логику на элементах И, ИЛИ, НЕ, идентичную для каждого иэ п разрядов сообщения, реалиэующую инвертирование одного иэ разрядов, при условии раэ решения коррекции кода сообщения иэ stoporo коммутатора 30. Первый управляющий выход второго коммутатора 30 свя-! зан, с третьим управляющим входом группы элементов И 33. Группа элементов,.

И 33 предназначена для выработки последовательности сигналов aiis продвижения со общения по направлениям, определяемым выходами узла 32 управления режимом, grease 33 сравнения, второго коммутато-

14 ра 30. Группа элементов И 33 управляю щими входами также связана с узлом 32 управления режимом, схемой 38 сравнения, управляющими входами приемных регист- . ров 26 и 27 и распределителем 34 импульсов. Связь второго коммутатора 30 и группы элементов И 33 состоит из ряда шин по которым в группу элементов

И 33 подаются сигналы о направлении движения сообщения, и также о необходимости записи признака сообщения для управляющего мсдуля в регистры 41 и 42 передачи. Группа элементов И 33 информационными входамн связана с информационными внходами узла 31 коррекции сбоев (цсе разряды сообщения) и информационным выходом счетчика 37. Управляющими выходами группа элементов

И 33 связана с элементом И 36 длч управления занесением кода в счетчик 37, счетчиком 37 для вычитания пз него "1, если его содержимое не равно нулю. Информационными выходами группа элементов И 33 связана всеми разрядами сообг щения, через группу элементов ИЛИ 40„ с первым коммутатором 39 и разрядами кода счетчика 37, с первым 41 и вторым

42 передачи регистрами. Распределитель

34 импульсов идентичен блокам 14.114.P. Управляющие входы распределителя:

34 импульсов связаны соответственно с управляющими входами блока 2 контроля магистрали, а второй управлнющий выход распределителя 34 импульсов связан с первым коммутатором 39.

Узел 32 управления режимом содержит набор элементов И, ИЛИ,:НЕ и предназ- начен для выработки управляющих сигналов, задающих режим работы блока 2 контроля магистрали, в частности режим передачи сообщения для управляющего модуля, режим нулевого слова, режим пе- редачи сообщенйя для неуправляющего модуля.

Элемент ИЛИ 35 содержит набор схем

ИЛИ по числу разрядов счетчика и информационным выходом подключен к элементу И 36 и предназначен для сбсрки одноименных разрядов счетчика из первого

26 и второго 27 приемных регистров.

Элемент И 36 служит для занесения содержимого разрядов счетчика циклов при-" емных регистров 26 и 27 в счетчик ЗД, соединен инфсрмационной связью со счетчиком 37, который информационным выходом подключен к схеме 38 сравнения, предназначенной для определенйя нулевого значения счетчика 37. Схема 36 сравнения включает набою схем И.

15.807288

16 и четвертый 54Лс элементы ИЛИ Инфор мация с выхода приемного регистра Ь.

"° поступает. на вход первого элемента ИЛИ

Группа элементов ИЛИ 40 предназначена для передачи управляющих и информационных сигналов. в первый коммутатор

I .39. Группа элементов ИЛИ 40 связана первым управляющим входом: с управляющим выходом узла 32 управления режимом, а управляющим выходом — с первым коммутатором 39. Первый коммутатор 39 содержит наборы схем ИЛИ, И и предназначен для выполнения передачи сообщения lO соответственно из первого 26 и второго

27 приемных регистров в первый 41 и второй 42 регистры передачи, при условии отсутствия ошибок;. передачи содержимого приемного регистра, в котором находится 15 правильное сообщение в оба регистра

41, 42; передачи пересылок из группы элементов ИЛИ 40 в оба регистра 41 и

42 передачи скорректированного кода сообщения, если хотя бы в одном иэ прием-, -3а ных регистров было сообщение с одной ошибкой и его возможно было восстановить, Первый коммутатор 39 первым и вторым информационными выходами соответственно, связан с первым 41 и вторым 42 регисг- 35 рами передачи.

Первый 41 и второй 42 регистры передачи аналогичны приемным регистрам

26, 27 и предназначены для хранения со-общения на время передачи в последующие приемные регистры магистрали, Информа ционные выходы первого 4.1 и второго 42 регистров .: передачи соответственно nogключены к первому и второму информационным выходам блока 2 контроля магист 35 рели. Управляющие входы регистров 41 и

42 передачи связаны с четвертым уп- равляющим выходом группы элементов

И 33, служат An@ установки в соответствующих разрядах сообщения признаков неуст» ранимого сбоя и признака сообщения для управляющего модуля.

Блоки 6.1- 6.Р коммутации (фиг. 4) предназначены для контроля информации и повыиюния ее достоверности при межрегистровых пересылках, что достигается путем автоматической пересылки правильной информации хотя бы из одного приемного регистра 3.К, 4.К, в оба передающих регистра 7.К, 8.К. В состав 4ñ-го блока

6. К коммутации входят первый элемент

ИЛИ 47. а, второй элемент ИЛИ 48К первый 49., второй 50.К, третий 81 1с,и четвертый 52,к элементы И, третий 53.4с

47,k,где она проверяется с, помощью операции исключающее ИЛИ иа равенство с информацией, поступающей сп входа приемного. регистра 3,k на второй информационный вход первого элемента ИЛИ 47k;

В зависимости от результата сравнения, информация в передающий регистр 7, М поступает либо иэ приемного регистра

3.впервой группы через первый элемент

И 49.1и элемент ИЛИ 53g, либо иэ приемного регистра 4Л< второй группы через второй элемент И 50.М и элемент ИЛИ 53М.

Вторая половина блока 6 1с коммутации, включающая приемный регистр 4 второй группы, второй элемент ИЛИ 45k, третий 51.оси четвертый 52.Кэлементы И, четвертый элемент ИЛИ 54 К, имеет то же функциональное назначение и те же связи, что и первая половина блока.

Устройство работает следующим образом.

Модули 25.1-25.P вычислительной системы обмениваются между собой словами информации, при этом можно выделить испсаннтелвные модули, выделяющие функции хранения и обработки информации, и управляющие, модули, в качестве которых йспользуются центральные процессоры, снабженные развитым программным обеспечением для анализа и принятия решений но сбойным ситуациям.

Г

Функционально устройство для сопряжения модулей вычислительной» системы с контролем (фиг.1), исключая блок 1 и блок 2 контроля магистрали, можно разделить на P идентичных частей по числу модулей .28.1-28.P вычислительной системы.

Работу устройства будем рассматривать яа примере работы ® --ой части устройства совместно с блоком 1 синхронизации и блоком 2 контроля магистрали.

По пуску устройства блок 1 синхронизации начииаег вырабатывать обе серии . сигналов А1 и B1, под управлением кото- рых в магистрали начинают циркулировать свободные слова. Каждым сигналом Bl содержимое приемных регистров 3.1-З.Р, 4.1-4.P передается через блоки 6. 1-6,Р коммутации в передающие регистры 7, l7.Р, 8.1-8.P. Каждым сигналом А1 информация иередающих регистров 7.1-7.Р;

8.1-8.P пересылается в приемные регистры 3.1-3.Р, 4.1-4.P.

Каждая Ф -ая часть устройства может неэависимО работать в одном иэ грех режимов. .- запись - йересылка слова информации иэ модуля вычислительной системы магистраль

1.

807258

18

- чтение (управляющий режим) - прием (фиг. 3), причем в каждую свертку 43.1слова информации нз магистрали управля- 4З.Ч по модулю два группы подаются все ющим модулем; информационные разряды и один соотает»

- чтение (исполнительный режим) - ствуюший контрольный разряд. Младшие прием слова информации из магистрали. -S ч информационных разрядов подаются.на исполнительным модулем. вторые входы элементов И 44.1-44.Ч

При чтении (исполнительный режим группы, на первые входы которых подают-.

ИСП) по сигналу "Сброс управляющий ся результаты .сверток по" четности соотрегистр 22. устанавливается в состоя-,. ветствующих проверочных групп. ние: "Свободно -(Св), Читать (Чт),ИСП, <0 При наличии сбоя в одной из "ч проПо сигналу Al содержимое передающих верочных групп этот сбой фиксируется регистров 7. М -1, 8.к;1 пересылается . дешифратором 46, который выдает сигнал соответственно в приемные регистры Однократный сбой", а код позиции сли-:

З.К, 4.,К: По сигналу А2 и состояниям бочного разряда сообщения выдается со управляюшего регистра 22. - Ca, Чт, !5 всех элементов И 44,1-44.Ч группы на

ИСП и отсутствию признака слова управ: информационный выход блока обнаружения ляющего модуля на выходе первого эле- ошибок.."В,случае обнаружения несколь;их мента ИЛИ 5.К первой группы произво ошибок -они будут зафиксированы в несi дится опрос блоков сравнения адреса кольких свертках группы и на выходах со-.

15((, 16К : 20 ответствующих элементов И 44.1-44.Ч

По сигналу "Равно", т.е. сравнению, установятся уровни сбоев, которые пос .собственного -адреса модуля с адресом тупят на пороговый элемент 45, срабатыполучателя, с выхода элемента ИЛИ 17.4 . вающий при.поступлении более одного оиг, устанавливается соответствующий триггер нала с элементов И 44,1-44,Ч .группы. в поавляющем регистре 22К По сигналу И Выход порогового, элемента 45 через дя

Не равйо никаких действий не произ- шифратор 46 поступает на выход блока водится 12,k обнаружения ошибок в виде сигнала

По сигналу В1 содержимое регистров Многократный сбой". В случае приема

З,й, 4,к параллельно всеми разряаамн че- правильной информации иэ дешифратора 46. рез блок коммутации 64. поступает в ite- З0 на выход блока обнаружения ошибок посредаюшие регистры. 7.g, Bk. Пересылка в . тупает сигнал Нет сбоя". приемные регистры ЗМ. 4с контролирует-,,Если нет сбоя в оаном из передающих ся элементами ИЛИ 47,gи 48Л при, регистров 7,k, 8.4,(фиг. 1) илн в обоих этом, если в обоих регистрах информация передающих регистрах 7.k, 8.й, то по верная, ro она пересылается в передаю- .; состоянию Равно сигналом В2 произщие регистры 7Ф,. 8М через элементы . водится парафазная передача правильной

И 49к, 524. Если, например, информация . информации из одного из передающих рев приемном регистре 3. к неверная, а в гистров 7.М, P„k в буферный:: регистр приемном регистре 4.k верная, элемент 23. к первой группы. Далее проиэводнтИЛИ 47.к своим управляющим выходом 40 ся сброс обоих передающих -регистров открывает элемент И 5GQ тем самым в 7. и 8.ic по сигйалу В3, а также перепередаюши