Устройство для программногоуправления

Устройство для программногоуправления

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

И.ЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ii) 809066

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 23.03.79 (21) 2739768/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл.э б 05 В 19/08

Гееударственный кемитет

СССР ао делам изебретеник и открытей (53) УДК 621 327 (088.8) Опубликовано 28.02.81. Бюллетень №8

Дата опубликования описания 10.03.81

В. М. Мухин, Г. О. Лешин и Е. М. Куличев (72) Авторы изобретения (71) Заявитель

Гидрохимический институт (54) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к автоматике и предназначено для использования в автоматических станциях контроля качества поверхностных вод.

Известны устройства для программного управления циклическими процессами, содаржащие задающий генератор, делитель частоты, системы формирования интервалов времени, блок набора программ, сигналы с которого подаются на исполнительные устройства (1).

Недостатком этих устройств является то, что они не позволяют вести управление циклическим процессом, включающим несколько различных интервалов времени в пределах одного цикла работы; из-за структурных органических схем, что существенно ограничивает область их применения.

Наиболее близким по технической сущности к предлагаемому является устройство для программного управления циклическими процессами, содержащее последовательно соединенные генератор импульсов, делитель частоты, времязадающий блок и блок набора программ (2) .

Разновидностью циклических процессов, управляемых программными устройствами, является цикл измерения различных параметров, например химического состава поверхностных вод. В большинстве случаев одновременно с процессом измерения происходит регистрация параметров измерения.

Кроме того, количество циклов измерений представляет собой, как правило, большую величину.

С помощью указанного устройства представляет большую трудность выполнить

1о перечисленные требования. Во-первых, в его функциональной схеме нет узла, формирующего сигнал, управляющий регистрацией параметров циклического процесса, которая осуществляется одновременно с указанным процессом, а использование с этой целью непосредственно выходных сигналов блока набора программ не обеспечит четкого графического разделения параметров при регистрации. Во-вторых, блок набора программ, определяющий количество циклов процесса, при значительной их величине будет довольно сложным и ненадежным.

Цель изобретения — расширение области применения устройств для программного у пра вл ения ци кличе ски ми п роцесса м и.

809066

ЭО

35 О

Поставленная цель достигается тем, что в известное устройство для программного управления введены формирователь сигналов управления и управляемый нелинейный элемент, вход которого соединен с первым выходом блока набора программ, вторыми выходами подключенного к первым входам формирователя сигналов управления, второй вход которого соединен с выходом делителя частоты, третий вход — с выходом управляемого нелинейного элемента, вторым входом делителя частоты и вторым входом времязадающего блока, а четвертый —со вторым выходом времязадающего блока, выходы формирователя сигналов управления соединены с входами устройства.

Формирователь сигналов управления содержит пять элементов И-НЕ, первый и второй диоды, элемент ИЛИ вЂ” HE и триггер, первый вход которого через первый и второй диоды подключен к одному из первых входов формирователя, первые и вторые входы элементов И-НЕ соединены со вторым и четвертым входом формирователя соответственно, а третьи входы — с другими первыми входами формирователя, выходы элементов И--НЕ подключены ко входам элемента ИЛИ-НЕ, выход которого является первым выходом формирователя, вторым и третьим выходами которого являются прямой и инверсный выходы триггера.

Кроме того, управляемый нелинейный элемент выполнен в виде транзистора и-р-и типа проводимости по схеме с общим эмиттером, причем вход управляемого нелинейного элемента зашунтирован резистором и дополнительно подключен через последовательную RC-цепь к положительному выводу напряжения питания делителя частоты и времязадающего блока.

Гlоследний выход блока набора программ представляет собой выход последней программы цикла, заложенного в программное устройство.

На фиг. 1 изображена функциональная схема программного устройства; на фиг. 2, 3, 4, 5 и 6 -- принципиальные электрические схемы соответственно генератора импульсов, делителя частоты, времязадающего блока, блока набора программ и формирователя сигналов управления регистрацией параметров измерения; на фиг. 7 — схемы питания программного устройства и-подключения управляемого нелинейного элемента; на фиг. 8 и 9 — временная диаграмма цикла программного устройства.

Программное устройство содержит последовательно соединенные генератор 1 импульсов, делитель 2 частоты, времязадающий блок 3, блок 4 набора программ и штепсельный разъем 5, к которым подключены формирователь о сигналов управления регистрацией параметров измерения и управляемый нелинейный элемент 7.

Генератор 1 импульсов собран на микросхеме 8 тина 2HTI71, первый, третий, четвертый, седьм0й, десятый и двенадцатый выводы которой соединены соответственно через токозадающие (времязадающие) резисторы 9, 10, 11, 12, 13 и 14 с положительным выводом конденсатора 15, сглаживающего пульсации напряжения питания, который через резистор 16 выведен на клемму 17 штепсельного разъема 5 для подключения положительного вывода внешнего источника питания, клемма 18 штепсельного разъема 5 для подсоединения нулевого вывода внешнего источника питания подключена к выводам два-пять, восемь, одиннадцать, тринадцать микросхемы 8 и отрицательному выводу конденсатора 15. Времязадающие конденсаторы 19 и 20 соединяют соответственно выводы один и три, шесть и двенадцать микросхемы 8, а шестой и девятый выводы подключены соответственно к четвертому и седьмому выводам в микросхеме

8, десятый вывод которой представляет выход 2f генератора 1 импульсов.

Делитель 2 частоты собран на совокупности из микросхемы 22 типа 2ТК171, между пятым (именуемым входом 21 делителя 2 частоты) и двенадцатым выводами которой подключен конденсатор 23 для снятия помех, к девятому выводу микросхемы 22 подсоединены четвертым выводом микросхема

24 типа 2ТК171, между указанным и двенадцатым выводами которой подключен снимающий помеху конденсатор 25, и пятым выводом того же типа микросхема 26, четвертый и седьмой выводы которой подсоединены к девятому выводу микросхемы 24, девятый вывод микросхемы 26 через конденсатор 27 подключен к двенадцатому выводу, а непосредственно — к пятому выводу микросхемы 28 того же типа, девятый вывод которой, представляющий собой выход 29 делителя 2 частоты, соединен с седьмым выводом микросхемы 24, соединение седьмого вывода микросхемы 22 с восьмым выводом всех микросхем делителя 2 частоты представляет собой вход 30 установки делителя 2 частоты в исходное состояние. Выводы один и три каждой из указанных микросхем соединены между собой.

Времязадающий блок 3 собран на совокупности из микросхемы 31 типа 2ТК171, между пятым (представляющим собой вход

29 времязадающего блока 3) и двенадцатым выводами которой подключен конденсатор

32, снимающий помеху, соединение первого и третьего выводов микросхемы 31 представляет собой первый выход ЗЗ времязадающего блока 3, а девятый вывод этой микросхемы, именуемый выходом 34 блока 3, подсоединен через снимающий помеху конденсатор

35 к двенадцатому выводу микросхем, а непосредственно — к пятому выводу микросхемы 3 того же типа, соединение первого с третьим выводом которой представляет собой выход 37 блока 3, а девятый вывод микросхемы 36, именуемый выходом 38 бло809066 ка 3, подключен через конденсатор 39, снимающий помеху, к двенадцатому выводу микросхем, а непосредственно — к пятому выводу микросхемы 40 типа 2ТК171, соединение первого и третьего выводов которой представляет собой выход 41 блока 3, а девятый вывод микросхемы 40, именуемый выходом 42 блока 3, соединен через снимающий помеху конденсатор 43 с двенадцатым выводом микросхемы 44 того же типа (соединение первого и третьего выводов ее представляет выход 45 блока 3) и с пятым выводом микросхемы 46 типа 2ТК71, четвертый и седьмой выводы которой подключены к девятому выводу микросхемы 44, а девятый вывод микросхемы 46, именуемый выходом 47 блока 3, соединен с пятым выводом микросхемы 48 типа 2ТК171, девятый вывод которой, представЛяющий выход

49 блока 3, соединен с седьмым выводом микросхемы 44, а через конденсатор 50— с двенадцатым выводом микросхем, соединение седьмого вывода микросхемы 40 с восьмым выводом всех микросхем блока 3 представляет собой вход 30 установки времязадающего блока 3 в исходное состояние, выводы один и три каждой из указанных микросхем соединены между собой.

Блок 4 набора программ представляет собой совокупность из девяти программ цикла, первая из них собрана на одном канале микросхемы 51 типа 2ЛП173, каждый из трех входов которого подключен соответственно к одному из выходов 33, 41 и 45 времязадающего блока 3, а выход канала подсоединен к клемме штепсельного разъема 5, именуемой выходом 52 блока 4; вторая программа собрана на другом канале микросхемы 51, каждый из входов которого подключен соответственно к одному из выходов 33, 38, 42 и 45 блока 3, а выход канала выведен на клемму штепсельного разьема 5, именуемую выходом 53 блока 4; третья программа собрана на одном канале микросхемы 54 типа 2ЛБ172, каждый из входов которого подключен соответственно к одному из выходов37, .41 и 47 блока 3, а выход этого канала, представляющий выход 55 блока 4, задающий начала процесса измерений параметров в цикле, через первый канал микросхемы 65 типа 2ЛБ174 выведен на клемму штепсельного разъема 5, именуемую выходом 57 блока 4; четвертая программа собрана на одном канале микросхемы 58 типа 2ЛП173, каждый из трех входов которого подсоединен соответственно к одному из выходов 38, 41 и 47 блока

3, а выход канала выведен на клемму штепсельного разъема 5, представляющую выход

59 блока 4; пятая программа собрана на одном канале микросхемы 60 типа 2ЛП173, каждый из трех входов которого подсоединен соответственно к одному из выходов

37, 42 и 47 блока 3, а выход канала выведен на клемму штепсельного разъема 5, именуемую выходом 61 блока 4; шестая программа собрана на другом канале мик35 микросхем 68 и 69, а также первый вход первого канала микросхемы 70 подключены к выходу 29 делителя 2 частоты, а вторые входы обоих каналов микросхем 68 и 69 и второй вход первого канала микросхемы

4о 70 соединены с первым выходом 33 блока

3, каждый из остальных входов перечисленных каналов подключен соответственно к одному из выходов 57, 59, 61, 62 и 64 блока 4, выходы перечисленных каналов микросхем 68, 69 и 70 по одному соединены с одним из входов микросхемы 71 типа 2ЛП173, оба выхода которой подключены к входу второго канала микросхемы 70, выход которого, представляющий выход 72 формирователя 6, выведен на штепсельный разъем 5, и микросхемы 73 типа 2ТР171, пятый и одиннадцатый выводы которой через диод 74 в прямом направлении выведены на выход

55 блока 4, а вывод один микросхемы 73 через диод 75 в прямом направлении соединен с выходом 65 блока 4, выход микро55 схемы 73, являющийся выходом 76 формирователя 6, выведен на штепсельный разъем 5.

Управляемый нелинейный элемент 7 выполнен на транзисторе 77, база которого через резистор 78 подключена к выходу 67

30 росхемы 60, каждый из трех входов которого подключен соответственно к одному из выходов 38, 42 и 47 блока 3, а выход канала выведен на клемму штепсельного разьема 5, представляющую выход 62 блока 4; седьмая программа собрана на одном канале микросхемы 63, каждый из трех входов которого подсоединен соответственно к одному из выходов 37, 41 и 49 блока 3, а выход канала выведен на клемму штепсельного разъема 5, именуемую выходом 64 блока 4; восьмая программа собрана на втором канале микросхемы 54, каждый из входов которого подключен соответственно к одному из выходов 33, 38 и 49 блока 3, и на втором канале микросхемы 58, каждый из входов которого соединен соответственно с одним из выходов 3, 37, 41 и 45 блока 3, а выход второго канала микросхемы 54, именуемый выходом 65 блока 4, определяющий момент окончания процесса измерения параметров в цикле, подключен к одному из входов второго канала микросхемы 56, к другому входу которого подсоединен через третий канал микросхемы 56 выход второго канала микросхемы 58, выход второго канала микросхемы 56 выведен на клемму штепсельного разъема 5, представляющую выход 66 блока 4; девятая программа собрана на втором канале микросхемы 63, каждый из двух входов которого подсоединен соответственно,к одному из двух (42 и 49) выходов блока 3, а выход канала подключен к клемме штепсельного разъема 5, именуемой последним выходом 67 блока 4.

Формирователь 6 (см. фиг. 6) сигналов управления регистрацией параметров измерения собран на совокупности из микросхем

68, 69 и 70, первые входы обоих каналов

809066

15 блока 4, через конденсатор 79 и резисторы

80 и 81 соединена с выводом семнадцать, через резистор 82 подключена к выводу восемнадцать, соединенному с эмиттером транзистора 77, коллектор которого соединен с входом 30, а через диод 83 в обратном направлении — с первым выводом микросхемы 73, через резистор 84 — с выходом 85 для подключения через штепсельный разъем

5 средней точки внешнего источника питания, которая через резистор 86 соединена с девятыми выводами всех микросхем делителя 2 частоты и времязадающего блока

3, микросхем 54 и 56 блока 4 набора программ; микросхем 68, 69, 70 и ?3 формйрователя 6 и положительным выводом конденсатора 87, отрицательный вывод которого подключен к выводу восемнадцать, соединенному с двенадцатым и тринадцатым выводами тех же микросхем упомянутых блоков и отрицательным выводом конденсатора 88, подключенного положительным концом к шестому выводу перечисленных ранее микросхем выводам Одиннадцать, двенадцать остальных микросхем блока 4 набора программ и микросхемы 71 формирователя 6, а также соединенного тем же положительным выводом с обшей точкой резисторов 80 и 81.

Устройство для программного управления работает следующим образом.

При соединении штепсельного разъема

5 от внешнего источника питания подает-, ся напряжение на выходы 17, 85 и 18, и через резисторы 16, 81 и 86 начинается заряд конденсаторов 15, 87 и 88. При достижении необходимого напряжения на конденсаторе 15 на выходе 21 генератора 1 импульсов появляется заданная последовательность импульсов, длительность и частота которых задаются резисторами 9 — 1×, конденсаторами 19 и 20 и параметраин микросхемы 8. В этот, момент напряжение на конденсаторах 87 и 88 будет достаточным для нормальной работы микросхем всех блоков программного устройства, а транзистор 77 откроется током через конденсатор 79 и резистор 80 и войдет в насыщение, обеспечивая состояние логического «О» на входе 30, что приведет делитель 2 частоты, времязадающий блок 3 и микросхему 73 формирователя 6 в исходное состояние. После заряда конденсатора 79 транзистор 77 закрывается, и устраняется состояние логического «О» на входе 30. Соотношение резисторов 80 и

82 можно взять таким, что помеха, вызванная пульсацией напряжения на конденсаторе 88, будет недостаточной для открытия транзистора 77 после заряда конденсатора 79.

, После устранения состояния логического «О» на входе 30 последовательность импульсов с выхода 21 генератора 1 импульсов поступает на вход 21 делителя 2 частоты, проходит его, и на выходе 29 этого делителя появляются импульсы нужной частоты и длительности, Указанные импульсы с выхода 29 делителя 2 частоты подаются на вход 29 времязадающего блока 3, в результате на

55 выходах 33, 34, 37, 38, 41; 42, 45, 47 и 49 этого блока появляются напряжения прямоугольной формы (см. фиг. 8) в течение интервала времени неодинаковой длительности и частоты следования. Указанные напряжения прямоугольной формы именуются далее временными интервалами. Эти временные интервалы, неодинаковые по длитель-,. ности для каждого выхода времязадающего блока 3, поступают в разные моменты времени на входы программ, совокупность которых составляет блок набора 4 программ, но так, что на некотором отрезке времени по всем входам только одной из программ они совпадают. Этот отрезок времени и представляет собой время работы данной программы.

Порядок работы блока 4 программ проследим по фиг. 8 и 9. Цикл программного устройства составляет 14 мин, в течение которых осуществляется работа девяти программ блока 4. В течение половины первой минуты происходит работа первой программы блока 4. На этом отрезке времени совпадают временные интервалы выходов 33, 41 и 45 блока 3, подключенных к такой совокупности только к выходам первого канала микросхемы 51. Канал срабатывает, и на выходе 52 появляется сигнал, управляющий первым процессом. Затем в течение второй половины первой минуты происходит работа одного канала восьмой программы. На этом отрезке времени совпадают временные интервалы по выходам 34, 37, 41 и 45 блока 3, подключенным в такой совокупности только к входам второго канала микросхемы 58. Канал срабатывает, сигнал с его выхода, пройдя через третий канал микросхемы 56, попадает на один из входов ее второго канала. Так как на втором входе второго канала микросхемы 56 в этот момент запрета нет, то сигнал появляется на выходе 66 блока 4, осуществляя управление вторым процессом. В течение первой половины второй минуты вновь работает первая программа. Вновь происходит уже описанное управление первым ппопессом. В течение первой половины четвертой минуты работает вторая программа блока 4 набора программ. На этом отрезке времени обеспечивается совпадение временных интервалов выходов 33, 38, 42 и 5блока 3, подключенных в такой совокупности только к входам второго канала микросхемы 51. Канал срабатывает, на выходе 53 блока 4 появляется сигнал, управляющий третьим процессом.

Первые три процесса могут быть использованы для подготовки исследуемой среды, параметры которой необходимо измерить и зарегистрировать. Б течение девятой минуты работает третья программа блока 4. На этом отрезке времени обеспечивается совпадение временных интервалов выходов 37, 41 и 47 блока 3, подключенных в такой совокупности только ко входам первого канала микросхемы 54. Канал срабатывает, 809066

10 на выходе 55 блока 4 появляется сигнал, - который, пройдя через первый канал микросхемы 56, появляется на выходе 57 блока

4, осуществляя управление цепи измерения только первого параметра. На формирователе 6 в течение работы третьей программы с блока 4 подается два сигнала, а именно сигнал с выхода.Ыи этот же сйгнал, но только инвертируемый, с выхода 57. Сигналом с выхода 55 через диод 74 переключается микросхема 73, и на выходе 76 формирователя 6 появляется постоянный сигнал, действующий через штепсельный разьем 5 в течение измерения всех параметров цикла, необходимый для управления регистрацией всех параметров измерения. При наличии сигнала с выхода 57 блока 4 на выходе первого канала микросхемы 68 формирователя 6 обеспечивается совпадение в середине девятой минуты этого сигнала, временного интервала выхода 33 блока 3 и сигнала с выхода 29 делителя 2 частоты.

Это совпадение обеспечивает срабатывание указанного канала. Сигнал с его выхода проходит микросхему 71, инвертируется вторым каналом микросхемы 70 и появляется на выходе 72 формирователя 6, обеспечивая через штепсельный разъем 5 управление регистрацией только первого параметра измерения. В течение десятой минуты работает четвертая программа. На этом отрезке времени обеспечивается совпадение временных интервалов выходов 38, 41 и 47 блока 3, подключенных в такой совокупности только ко входам первого канала микросхемы 58. Канал срабатывает, и на выходе

59 блока 4 появляется сигнал, осуществляя управление цепи измерения только второго параметра. Этот же сигнал появляется на входе второго канала микросхемы 68 формирователя 6. При наличии этого сигнала с выхода 59 блока 4 обеспечивается совпадение его на входах второго канала микросхемы 68 с указанным уже временным интервалом выхода 33 блока 3 и сигнала с выхода 29 делителя 2 частоты в середине десятой минуты. В результате срабатывает второй канал микросхемы 68. Сигнал с его выхода проходит микросхему 71, инвертируется вторым каналом микросхемы 70 -и появляется на выходе 72, обеспечивая управление регистрацией только второго параметоа измерения. В течение одиннадцатой минуты рдботает пятая программа блока 4. На этом отрезке времени обеспечивается совпадение временных интервалов выходов 37, 42 и 47 блока 3, подключенных в такой совокупности только ко входам первого канала микросхемы 60 блока 4. Канал срабатывает, и на выходе 61 блока 4 появляется сигнал, осуществляя управление через штепсельный разъем 5 цепью измерения только третьего параметра. Этот же сиг-! нал поступает на вход первого канала микросхемы 69 формирователя 6, на два других входа этого канала поступает соответственно сигнал с выхода 29 делителя 2 частоты

1о

15 го и временной интервал с выхода 33 блока 3.

Совпадение перечисленных сигналов на первом канале микросхемы 69 осуществляется в середине одиннадцатой минуты. В результате срабатывает этот канал, и сигнал с его выхода проходит микросхему 71 и второй канал микросхемы 70, появляется на выходе

72 формирователя 6, осуществляя через штепсельный разъем 5 управление регистрацией только третьего параметра измерения.

В течение двенадцатой минуты работает шестая программа блока 4. На этом отрезке времени обеспечивается совпадение временных интервалов выходов 38, 42 и 47 блока

3, подключенных в такой совокупности только ко входам второго канала микросхемы

60 блока 4. Канал срабатывает, на выходе

62 блока 4 появляется сигнал, осуществляя управление через штепсельный разъем

5 цепью измерения только четвертого параметра. Этот же сигнал поступает на вход второго канала микросхемы 69 формирователя 6, на два других входа этого канала поступают соответственно сигнал с выхода

29 делителя 2 частоты и временной интервал с выхода 33 блока 3. Совпадение перечисленных сигналов на втором канале микросхемы 69 формирователя 6 осуществля-. ется в середине двенадцатой минуты. В результате срабатывает этот канал, и сигнал с его выхода, пройдя микросхему 71 и второй канал микросхемы 70, появляется на выходе 72 формирователя 6, осуществляя через штепсельный разъем 5 управление регистрацией только четвертого параметра измерения. В течение тринадцатой минуты работает седьмая программа блока 4. На этом отрезке времени обеспечивается совпадение временных интервалов выходов 37, з 41 и 49 блока 3, подключенных в такой совокупности только к входам первого канала микросхемы 63. Канал срабатывает, на выходе 64 блока 4 появляется сигнал, осуществляя управление через штепсельный разъем 5 цепью измерения только пятого

4о параметра. Этот же сигнал поступает на вход первого канала микросхемы 70 формирователя 6, на два других входа которого поступают соответственно сигнал с выхода 29 делителя 2 частоты и временной интервал с выхода 33 блока 3. Совпадение пе45 речисленных сигналов на первом канале микросхемы 70 осуществляется в середине тринадцатой минуты. В результате срабатывает этот канал, и сигнал с его выхода, пройдя микросхему 71 и второй канал микросхемы 70, появляется на выходе 72 формирователя 6, осуществляя через штепсельный разъем 5 управление регистрацией только пятого параметра измерения. В течение первой половины четырнадцатой минуты ра-. ботает второй канал восьмой программы блока 4. На этом отрезке времени обеспечивает-. ся совпадение временных интервалов выходов 33, 38 и 49 блока 3, подключенных в такой совокупности только ко входам второго канала микросхемы 54. Канал срабатывает, на выходе 65 блока 4 появляется сигнал, который подается на второй вход второго канала микросхемы 56 блока 4.

Так как на первом входе второго канала микросхемы 56. в этот момент запрета нет, то сигнал выхода 65 блока 4 проходит второй канал микросхемы 56 и появляется на выходе 66 блока 4, осуществляя повторное управление через штепсельный разъем 5 вторым процессом. Кроме того, сигнал с выхода 65 блока 4 поступает через диод 75 на первый вывод микросхемы 73 формирователя 6. Микросхема 73 переключается, и с выхода 76 формирователя 6 убирается постоянный сигнал, действующий в течение всего процесса измерения, прекращая управление регистрацией измеряемых параметров. В начале пятнадцатой минуты включается последняя девятая программа блока

4. В этот момент обеспечивается совпадение временных интервалов выходов 42 и 49 блока 3, подключенных в такой совокупности только ко входам второго канала микросхемы 63 блока 4. Канал срабатывает, на выходе 67 блока 4 появляется сигнал, который через резистор 78 подается на базу транзистора 77 управляемого нелинейного элемента 7. Транзистор открывается и входит в насыщенние, обеспечивая состояние логического «О» на входе 30 делителя 2 частоты и времязадающего блока 3, что приводит указанные блоки в, исходное состояние.

При этом микросхема 73 формирователя 6 не переключается. Вся информация блоков программного устройства сбрасывается. Сигнал на выходе 67 блока 4 исчезает. Транзистор 77 управляемого нелинейного элемента 7 закрывается, и устраняется состояние логического. «О» на входе 30. Программное устройство начинает новый цикл работы.

Использование новых узлов отличает предлагаемое программное устройство от известного, так как наряду с управлением циклических процессов, разновидностью которых является процесс измерения параметров различных исследуемых сред, осуществляется управление регистрацией измеряемых параметров, что значительно расширяет область применения программных устройств для управления циклическими процессами.

Формула изобретения

1. Устройство для программного управления, содержащее последовательно соеди12

25 и третьим выходами которого являются пряЗО мой и инверсный выходы триггера.

4О

5

1О

15 ненные генератор импульсов, делитель частоты, времязадающий блок и блок набора программ, отличающееся тем, что, с целью расширения области применения устройства, в него введены формирователь сигналов управления и управляемый нелинейный элемент, вход которого соединен с первым выходом. блока набора программ, вторыми выходами подключенного к первым входам формирователя сигналов управления, второй вход которого соединен с выходом делителя частоты, третий вход — с выходом управляемого нелинейного элемента, вторым входом делителя частоты и вторым входом времязадающего блока, а четвертыйсо вторым выходом времязадающего блока, и выходы формирователя сигналов управления соединены с входами устройства.

2. Устройство по п. 1, отличающееся тем, что формирователь сигналов управления содержит пять элементов И-НЕ, первый и второй диоды, элемент ИЛИ-НЕ и триггер, первый вход которого через первый и второй диоды подключен к одному из первых входов формирователя, первые и вторые входы элеементов И-НЕ соединены со вторым и четвертым входом формирователя соответственно, а третьи входы — с другими первыми входами формирователя, выходы элементов И-НЕ подключены ко входам элемента ИЛИ-НЕ, выход которого является первым выходом формирователя, вторым

3. Устройство по пп. 1 и 2, отличающееся тем, что управляемый нелинейный элемент выполнен в виде транзистора п-р-п типа проводимости по схеме с общим эмиттером, причем вход управляемого нелинейного элемента зашунтирован резистором и дополнительно подключен через последовательную

RC-цепь к положительному выводу напряжения питания делителя частоты и времязадающего блока.

Источники информации, принятые во внимание при экспертизе!. Авторское свидетельство СССР № 411435, кл. G 05 В 19/18, 1971.

2. Авторское свидетельство СССР № 596912, кл. G 05 В 19/08, 1976 (прототип) .

809066 выкай

Елово

ДЪе 2

ВмкИ

fleam

52

rv

72 фиг. У

Составитель И. Щвец

Редактор Н. Бушаева Техред А. Бойкас Корректор М. Демчик

Заказ 10878/53 Тираж 951 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4