Система обмена

Система обмена

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е („,809138

ИЗОБРЕТЕН ИЯ

Союз Советскнх

Социалистических

Республнк

Ф

l с..

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 12.07.78 (21) 2668379/18-24 с присоединением заявки ¹â€” (23) !1риоритет —— (51) М. Кл.

G 06 Г 3/04

Государотвеииый комитет (53) УД К 681. 14 (088.8) до делам изобретений и открытий

Опубликовано 28.02.81. Бюллетень № 8

Дапга опубликован. ;::. !::; ::ния 05.03.8! (72) Авторы изобретения

Я. В. Братюк, В. А. Исаенк, В. А. Калиничев и-В-.==.Ц. -Тафом

1 ! .: :::"и .;Б " 1 ;и!1",, мт (7I) Заявитель (54) СИСТЕМА ОБМЕНА

Изобретение относится к цифровой вычислительной технике и может использоваться для ввода-вывода информации в цифровых вычислительных машинах (ЦВМ).

Известны системы обмена, представляющие собой мультиплексные каналы с селекторными подканалами (1).

Наиболее близкой к предлагаемой является система обмена (2), представляющая собой мультиплексный канал, содержащий селекторные подканалы, каждый из которых состоит из блока сопряжения с внешними устройствами, регистра подканала, двух регистров информации, блок формирования адреса внешнего устройства, мультиплексный подканал, который состоит из блока сопряжения с внешними устройствами, регистра подканала, регистра информации, блок сопряжения с центральнои оперативной памятью, блок сопряжения с центральным процессором, общий регистр информации, регистр управления, основной регистр подканала, блок модификации, блок основной памяти, блок памяти адресов, блок определейия адреса свободной зоны основной памяти, регистр неисправности, блок выдачи команд, блок подсчета количества занятых зон основной памяти.

Недостатком известных устройств является снижение скорости передачи данных через систему ввода-вывода из-за недостаточной автономности подканалов. Так, подсчет переданных байтов производится общим оборудованием системы, в мультиплексном подканале отсутствуют средства буферизации данных и хранения управляющей информации и он прерывает работу системы

1о обмена при каждом выходе на связь и отключении внешнего устройства. Кроме того, в известном устройстве затруднен контроль работоспособности и локализация места неисправности.

Существующие в известных устройствах средства диагностики не позволяют проверить отдельно работоспособность главного канала, что снижает разрешающую способность диагностических программ. Контроль работоспособности и диагностика неисправностей производится только в тестовом режиме при отклк)ченных внешних устройствах, что не позв)оляет производить контроль параллельно с решением основных задач.

809138

1 ель изобретения — повышение скорости передачи информации, повышение разрешающей способности при диагностике и расширение функциональных возможностей контроля системы в ходе выполнения програм м.

Поставленная цель достигается тем, что в систему, содержащую группу селекторных подканалов, каждый из которых содержит блок сопряжения, регистр ввода-вывода и регистр подканала, выходы регистра ввода вывода и регистра подканала соединены с первым входом блока сопряжения, выход которого соединен с первым входом регистра ввода-BbIBojIB, входы-выходы блоков сопряжения группы селекторных подканалов являются группой входов-выходов системы, мультиплексный канал, содержащий регистр подканала, регистр ввода-вывода и блок сопряжения, выход которого соединен с первым входом регистра подканала, вход-выход блока сопряжения мультиплексного канала является входом-выходом системы, главный канал, содержащий блок управления, блок памяти, регистр информации, основной регистр подканала, регистр управления, блок модификации адреса, блок сопряжения с памятью и блок сопряжения с процессором, первый выход которого соединен с первым входом блока управления и первым входом регистра управления, выход которого соединен со входом блока модификации адреса, первым входом блока памяти и первым входом блока сопряжения с памятью, первый выход которого соединен с первым входом регистра информации, выход которого объединен с выходом основного регистра подканала и соединен со вторым входом блока сопряжения с памятью, вторыми входами регистров ввода-вывода селекторных подканалов, первым входом регистра ввода-вывода мультиплексного канала, вторым входом регистра управления, первым входом основного регистра подканала, первым входом блока сопряжения с процессором, вторым входом блока памяти и вторым входом блока управления, первый выход которого подключен ко второму входу основного регистра подканала, выход блока памяти соединен со вторым входом регистра информации и третьим входом регистра управления, четвертый вход которого подключен к выходу блока модификации адреса, выход регистра ввода-вывода мультиплексного подканала подключен к первому входу регистра подканала каждого из селекторных подканалов и третьему входу регистра информации, второй и третий выходы блока сопряжения с памятью являются соответственно первым и вторым выходами системы и третий вход блока сопряжения с памятью является первым входом системы, второй и третий входы блока сопряжения с процессором являются соответственно вторым и третьим выходами системы, а второй выход

2S зо

3S блока сопряжения с процессором является третьи..1 выходом системы, в нее введены в дополнительные селекторные и мультиплексный подканалы формирователь сигнала конца отмена и блок сопряженя с главным каналом, а в мультиплексный канал дополнительно введен блок памяти подканала, выход которого соединен с первым входом блока сопряжения, вторым входом регистра ввода-вывода и вторым входом регистра подканала, выход которого соединен с первым входом блока памяти подканала, первым входом блока сопряжения с главным каналом и входом формирователя сигнала конца обмена, выход которого соединен со вторым входом блока сопряжения, выход которого соединен со вторым входом блока памяти подканала, третий вход которого соединен с выходом регистра ввода-вывода, первый выход блока сопряжения с главным каналом соединен с третьим входом регистра подканала, в каждом из селекторных подканалов выход регистра подканала соединен с первым входом блока сопряжения с главным каналом и входом формирователя сигналов конца обмена, выход которого подключен ко второму входу блока сопряжения, выход которого соединен со вторым входом регистра подканала, первый вход которого подключен к выходу регистра подканала, первый вход которого подключен к выходу регистра ввода-вывода, а третий вход регистра подканала соединен с первым выходом блока сопряжения с главным каналом, при этом вторые выходы блоков сопряжения с главным каналом мультиплексного и селекторных подканалов соединены с третьим входом блока управления, второй выход которого соединен со вторыми входами всех блоков связи с главным каналом, а выход регистра управления соединен с третьими входами всех блоков связи с главным каналом.

Формирователь имитирующих сигналов, входы-выходы которого соединены с выходами-входами блоков сопряжения соответствующих селекторных подканалов, а входвыход формирователя имитирующих сигналов соединен с выходом-входом блока сопряжения, мультиплексно1го подканала, выход формирователя имитирующих сигналов соединен с четвертыми входами всех блоков сопряжения с главным. каналом, пятые входы которых подключены к третьему выходу блока сопряжения с процессором.

На чертеже приведена структурная схема системы обмена.

Схема содержит формирователь 1 имитирующих сигналов. селекторные подканалы 2, каждый из которых состоит из блока 3 сопряжения (с внешними устройствами), формирователя 4 сигнала конца обмена, регистра 5 подканала, регистра 6 ввода-вывода, блока 7 сопряжения с главным каналом, мультиплексный подканал 8, который состо809138

S о

2О

2S ит из блока 3 сопряжения (с внешними устройствами), формирователя 4 сигнала конца обмена, регистра 5 подканала, регистра 6 ввода-вывода, блока 7 сопряжения с главным каналом, блока 9 памяти подканала, главного канала IO, который состоит из блока 11 управления, блока 12 памяти, регистра 13 информации, основного регистра 14 подканала, регистра 15 управления, блока

16 модификации адреса, блока 17 сопряжения с памятью, блока 18 сопряжения с процессором.

Подключение системы обмена в вычислительной системе осуществляется с помощью шин 19 интерфейса ввода-вывода (входы-выходы), входных шин 20 (первый вход) и выходных шин 21 (первый выход) информации сопряжения с памятью, шины 22 (второй выход) адреса ячейки памяти, шины 23 (второй вход) режима работы процессора, шины 24 (третий вход) передачи кода инструкции и шины 25 (третий выход) выдачи прерываний и кода условия процессору.

Система обмена реализует двусторонний обмен между памятью ЦВМ и внешними уст-. ройствами и управляется инструкциями ввода-вывода. Формат инструкции ввода-вывода имеет следующий вид.

КИ НК АП

Здесь КИ вЂ” поле кода инструкции;

НК вЂ” поле номера канала; АП вЂ” поле адреса начала программы обмена (номер ячейки центральной оперативной памяти, в которой хранится первое управляющее слово) .

Формат первого управляющего слова имеет вид.

НВУ КОП КБ ФЛ

Здесь НВУ вЂ” поле номера внешнего устройства; КОП вЂ” поле кода операции; КБ— поле количества байтов в последнем слове;

ФЛ вЂ” поле флажков.

Второе управляющее слово находится в ячейке АП + 1 .

Общее количество передаваемых байтов определяется значениями поля количества слов (КС) и поля количества байтов в последнем слове (КБ). Формат слова обмена с памятью может быть произвольным. В дальнейшем для упрощения описания принято, что формат слова равен четырем байтам (т.е. количество байтов в последнем слове кодируется двумя разрядами).

Система обмена работает следующим образом.

Инструкция «Начать ввод-вывод» поступает из процессора в блок 18, который выдает запрос на обслуживание в блок l l управления. Блок 11 устанавливает очередность обслуживания запросов от подканалов и процессора и после завершения обслуживания очередногс запроса принимает к обслуживанию запрос процессора. При этом адрес первого управляющего слова фикзо зз

4»

»о

SS сируется в регистре 15 управления и по этому адресу первое управляющее слово считывается через шины 20 и блок 17 на регистр 13 информации. Номер внешнего устройства из регистр 13 переписывается на основной регистр 14 подканала и в дальнейшем определяет адрес зоны блока 12 памяти, отведенной для хранения управляющей информации внешнего устройства.

Признак операции (запись или считывание) запоминается в регистре 15. Одновременно первое управляющее слово отсылается из регистра 13 в регистр 6 ввода-вывода соответствующего подканаld. При этом из блока

11 в блок 7 сопряжения с главным каналом соответствующего подканала посылается сигнал выдачи управляющего слова. Номер подканала определяется по номеру внешнего устройства в регистре 14. С этого момента подканал самостоятельно организует обмен с внешними устройствами, прерывая работу главного канала только для приема или передачи очередnoro слова. В это время главный канал производит считывание на регистр 1З через блок 17 второго управляющего слова, которое затем переписывается на регистр 15, а затем — в блок 12 памяти.

Пересчет адресов осуществляется блоком

16 модификации адреса. После этого главный канал готов к обмену информацией с подканалами.

После приема управляющего слова на регистр ввода-вывода в селекторном подканале это слово переписывается на регистр 5 подканала непосредственно, а в мультиплексном подканале оно сначала фиксируется в блоке 9 памяти подканала по адресу, определяемому номером внешнего устройства в управляющем слове, а затем считывается в регистр 5 подканала. Таким образом, управляющая информация для внешнего устройства хранится как в блоке 12 памяти, так и в блоке 9 памяти подканала (для селекторных подканалов — в регистре подканала 5). При этом в блоке памяти находится информация, необходимая для организации пословного обмена между подканалами и центральной оперативной памятью (признак операции, адрес обмена, количество слов), а в подканалах — информация, необходимая для побайтного обмена с внешними устройствами (код операции, номер внешнего устройства, количество байтов в последнем слове, номер передаваемого байта, флажки) .

Подканал производит начальную выборку внешнего устройства по адресу, переданному внешнему устройству с регистра 5 через блок 3. При совпадении этого адреса с адресом, полученным от внешнего устройства, подканал выдает внешнему устройству код операции с регистра 5 через блок 3.

После нормального завершения начальной выборки начинается обмен данными.

80! 138

При монопольном обмене (EldilpHiiep в селекторных IE03EàE."dëàõ) обмеli данными продолжается без логического отключения внешнего устройства от интерфейса. В мультиплексном режиме дальнейшее взаимодействие между мультиплексным подканалом и внешним устройством прерывается и возобновляется по требованию внешнего устройства, поступающему B блок 3. При этом B отличие от известного устройства не требу ется IlpPpbE Bd H HH p300ThE i 1 B 8EI0I O KBEE2;Id

Выбрав адрес внешнего устройства, выставившего требование. блок 3 в»1дает этот адрес в регистр 5. По этому адресу производится считывание управляющего слова из блока 9 в регистр 5. Далее данные как в мультиплексном, так и в селекторном подканале побайтно передаются между подканалом и внешним устройством и пословно через блок

17 между памятью и подканалом. Для побайтного обмена данными с внешними устройствами используется регистр 6 селекторного подканала (в мультиплексном подканале используется блок 9 памяти). В блоке

9 для каждого внешнего устройства кроме

Зоны хранения управляющей информации выделена область длиной в одно слово для хранения числовой информации, передаваемой через подканал.

В мультиплексном подканале при выполнении операции записи данные из памяти через главный канал поступают на регистр 6, а оттуда — в соответствующую зону блока 9.

Затем эта информация побайтно передается через блок 3 и шины 19 внешнему устройству. При считывании данные, побайтно поступающие через блок 3 от внешнего устройства, заносятся в блок 9. После приема от внешнего устройства четырех байтов эта информация считывается из блока 9 на регистр 6, а затем через регистр 13 и блок !7

Г передается в память. слово при записи или от внешнего устройства принято слово при считывании) блок 7 выдает в главный канал импульс запроса обмена (ИЗО), который поступает йа вход блока 11. Одновременно с регистра 5 через блок 7 в блок 1 поступает номер внешнего устройства, производящего обмен. Блок 11 устанавливает очередность обслуживания

ИЗО и помещает на регистр 14 номер внешнего устройства, полученный от подканала, запрос которого принят к обслуживанию. о прав 1яющая информация, про lитанная ПО этом; адресу в E5;10E .е 12, помещается в регистр 15 управления. После чего очередное слово передастся в память или считывается из нее на регистр 6. 1!осле модификации блоком 16 адреса обмена 11 количества слов инфоp:÷dциЯ из р! 11! "т, ы E 5 зо- !5pаiцаетсЯ В блок !2. Описанный процесс поьторяется до тех пор, пока пс передадутся К вЂ” 1 слов, где К вЂ” — значение количества слов, указанных во втором управляющем слове.

При обслуживании ИЗО на передачу К-1

-го слова из регистра 15 в блок 7 поступает сигнал конца обмена, по которому в регистре 5 уcTBHdB.IHBàåòñÿ признак передачи Ilocледнего слова, указывающий, что с внешним устройством осталось обменяться количеством байтов,;казанным в поле КБ первого управля1оп.его слова. После приема или передачи этих байтов (значение счетчика байтов становится равным количеству байтов в последнем слове) формирователь 4 сигнала конца обмена через блок 3 выдает внешнему устройству последовательность окончания обмена. При считывании последнее слово, принятое от внешнего устройства, передается в память.

Тестовый и диагностический контроль системы обмена производится по методу раскрутки после успешного завершения контроля процессора и памяти. Сначала в тестоВ отличие от известного устройства главный канал освобожден от счета количества байтов и производит счет данных с точностью до слова. Подсчет количества байтов в пределах одного слова (по модулю 4) производится в каждом подканале счетчиком байтов, входящим в состав регистра 5. Значение счетчика байтов определяет номер байта в слове при упаковке — распаковке данных и совместно с номеров внешнего устройства в регистре 5 определяет адрес блока

9 памяти для записи или считывания очередного байта. В мультиплексном подканале при прекращении сеанса связи с внешним устройством значение счетчика байтов совместно с другими указателями запоминается в блоке 9, а при возобновлении сеанса связи считывается в регистр ". Модификация значения счетчика байтов и других указателей производится по сигналам внешних устройств блока 3 и по сигналам главного канала блока 7. При переполнении счетчика байтов (внешнему устройству передано вом режи;Iс (си11-:ал <: Тест», постмпающий II0 шине 23 на вход блока 18, равен единице) производится контроль оборудования главного канала. По сигналу «Тест» блоки 7 коммутируют на вход блока 11 сигналы

ИЗОТ с выхода генератора импульсов, входящего в состав формирователя имитирующих сигналов. Номер проверяемого подканала определяется программно-заданным номером внешнего устройства, который находится в регистре 14. ИЗО остальных подканалов не обслуживаются. Последовательно задавая команды обмена для внешних устройств с различными адресами, можно произвести полный контроль и диагностику главного канала. После успешного завершения контроля главного канала производится контроль оборудования подканалов в рабочем режиме. Для формирования сигналов внешних устройств используется формирователь 1, представляю1ций собой программно-управляемое внешнее устройство, обран1ение к которому со стороны любого под809138

Формула изобретения канала производится по общим правилам.

В каждом подканале ему выделены два адреса, запрещенные для адресации реальных внешних устройств. Формирователь 1 реализует команды управления и команды обмена.

Команды управления используются для программного перевода формирователя в состояние «Занято», «Внимание», «Неисправно» и т.п. с целью последующей проверки работоспособности системы с внешними устройствами в таких состояниях. Команды обмена кроме направления передачи данных определяют режим передачи (монопольный или мультиплексный, считывание с неверной четностью и др) и условия окончания передачи данных, в зависимости от которых в конце обмена выдается определенный байт состояния. В мультиплексном режиме формирователь имитирует работу двух абонентов и после начальной выборки обоих организует поочередный выход абонентов на связь с подканалом, производя запись байта информации по одному абоненту и считывание этого байта по другому. Таким образом контролируется такт передачи данных, включая шины интерфейса ввода-вывода. В связи с тем, что обращение к формирователю в рабочем режиме производится по общим правилам, можно производить оперативный контроль системы обмена параллельно с решением основных задач, что значительно повышает достоверность работы

LTBM.

Предлагаемая система обмена позволяет повысить скорость передачи данных за счет освобождения главного канала от выполнения ряда функций по управлению обменом с внешними устройствами и уменьшения количества прерываний работы главного канала.

Путем незначительных дополнительных аппаратных затрат обеспечена последовательная проверка системы по методу раскрутки, а также параллельное выполнение тестовых и основных программ, что позволяет производить оперативный контроль системы в реальном времени и значительно повысить разреШающую способность диагностических программ.

1. Система обмена, содержащая группу селекторных подканалов, каждый из которых содержит блок сопряжения, регистр ввода-вывода и регистр подканала, выходы регистра ввода-вывода и регистра подканала соединены с первым входом блока сопряжения, выход которого соединен с первым входом регистра ввода-вывода, входы-выходы блоков сопряжения группы селекторных подканалов являются группой входов-выходов системы, мультиплексный канал, содержащий регистр подканала, регистр вводавывода и блок сопряжения, выход которого соединен с первым входом регистра подка5

55 нала, вход-выход блока сопряжения мультиплексного канала является входом-выходом системы, главный канал, содержаший блок управления, блок памяти, регистр информации, основной регистр подканала, регистр управления, блок модификации адреса, блок сопряжения с памятью и блок сопряжения с процессором, первый выход которого соединен с первым входом блока управления и первым входом регистра управления, выход которого соединен со входом блока модификации адреса, первыМ входом блока памяти и первым входом блока сопряжения с памятью, первый выход которого соединен с первым входом регистра информации, выход которого объединен с выходом основного регистра подканала и соединен со вторым входом блока сопряжения с памятью, вторыми входами регистров вводавывода селекторных подканалов, первым входом регистра ввода-вывода мультиплексного канала, вторым входом регистра управления, первым входом основного регистра подканала, первым входом блока сопряжения с процессором, вторым входом блока памяти и вторым входом блока управления, первый выход которого подключен ко второму входу основного регистра подканала, выход блока памяти соединен со вторым входом регистра информации и третьим входом регистра управления, четвертый вход которого подключен к выходу блока модификации адреса, выход регистра ввода-вывода мультиплексного подканала подключен к первому входу регистра подканала каждого из селекторных подканалов и третьему входу регистра информации, второй и третий выходы блока сопряжения с памятью являются соответственно первым и вторым выходами системы, а третий вход блока сопряжения с памятью является первым входом системы, второй и третий входы блока сопряжения с процессором являются соответственно вторым и третьим выходами системы, а второй выход блока сопряжения с процессором является третьим выходом системы, отличающаяся тем, что, с целью повышения быстродействия, в нее введены в дополнительные селекторные ч мультиплексный подканалы формирователь сигнала конца отмена и блок сопряжения с главным каналом, а в мультиплексный канал дополнительно введен блок памяти подканала, выход которого соединен с первым входом блока сопряжения, вторым входом регистра ввода-вывода и вторым входом регистра подканала, выход которого соединен с первым входом блока па мяти подка нала, первым входом блока сопряжения с главным каналом и входом формирователя сигнала конца обмена, выход которого соединен со вторым входом блока сопряжения, выход которого соединен со вторым входом блока памяти подканала, третий вход которого соединен с выходом регистра ввода-вывода, первый выход блока сопряжения с главным

809138

Z0 2/ Z2

Составитель А. Баранов, Техред А. Бойкас Корректор Е. Рошко

Тираж 756 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113055., Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор Н. Бушаева

Заказ4157 каналом соединен с третьим входом регистра подканала, в каждом из селекторных подканалов выход регистра подканала соединен с первым входом блока сопряжения с главным каналом и входом формирователя сигналов конца обмена, выход которого подключен ко второму входу блока сопряжения, выход которого соединен со вторым входом регистра подканала, первый вход которого подключен к выходу регистра подканала, первый вход которого подключен к выходу регистра ввода-вывода, а третий вход регистра подканала соединен с первым выходом блока сопряжения с главным каналом, при этом вторые выходы блоков сопряжения с главным каналом мультиплексного и селекторных подканалов соединены с третьим входом блока управления, второй выход которого соединен со вторыми входами всех блоков связи с главным каналом, а выход регистра управления соединен с третьими входами всех блоков связи с главным каналом.

2. Система ло п. 1, отличающаяся тем, что, с целью повышения разрешающей способности при диагностике и расширения функциональных возможностей за счет контроля системы в ходе выполнения программ, в нее введен формирователь имитирующих сигналов, входы-выходы которого соедине .ны с выходами-входами блоков сопряжения соответствующих селекторных подканалов, а вход-выход формирователя имитирующих сигналов соединен с выходом-входом блока сопряжения мультиплексного подканала, выход формирователя имитирующих сигналов соединен с четвертыми входами всех блоков сопряжения с главным каналом, пятые входы которых подключены к третьему выходу блока сопряжения с процессором.

15 Источники информации, принятые во внимание при экспертизе

1. Антонов В. С., Соловьев С. П. и др.

Электронная вычислительная машина ЕС1050, М., «Статистика», 1976.

2. Авторское свидетельство СССР

Xв 525941, кл. G 06 F 15)16, 1976 (прототип) .