Многоканальный многомерныйцифровой коррелометр

Многоканальный многомерныйцифровой коррелометр

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

It АВТОРСКОМУ, С ТВЛЬСТВУ

Соаоз Советских

Социалистических

Весвублик

<>809199 (61) Дололимтельиое к аат. саид-ву (51} клз (22) Заявлено 13.12. 78 (21) 2698195/18-24 с присоединением ае яаки Hо

G 06 F 15/336

Государственный комнтет

СССР ео делам нзобретеннй н открмтнй (23) Приоритет

Опубликовано 2802,81.Бюллетень М 8 (53} УДК 681. 323 (088,8) Дата опубликования описания 28. 02. 81 (72) Авторы изобретения

Б.С. Демченко, Н.О. Герусов, A.Ô, Зубович, l0.И. Грибанов и В.Н. Андреев

Краснодарский ордена Трудового Красного

Знамени завод электроизмерительных приборов (71) Заявитель (54 ) МНОГОКАНАЛЬНЫЙ МНОГОМЕРНЫЙ ЦИФРОВОЙ

КОРРЕЛОМЕТР

Изобретение относится к цифровой электроизмерительной технике и предназначено для измерения в реальном масштабе времени автокорреляционной функции многомерного случайного процесса, имеющего н случайных составляющих и представляющего собой матрицу размера мл корреляционных функций. При этом все элементы матрицы вычисляются одновременно.

Изобретение может быть использовано в системах автоматического управления, обработки измерительной информации, технологического контроля, технической диагностики и т.д. 15

В настоящее время известны и получили широкое распространение цифровые коррелометры параллельно-последовательного действия, которые вычисляют в реальном масштабе времени а ординат,® автокорреляционной функции случайного процесса одного канала измерения или m ординат взаимной корреляционной функции случайных процессов двух каналов измерений.

Известен коррелометр, который можно назвать двухканальным (по числу обрабатываемых случайных процессов), содержащий два аналого-цифровых преобразователя (АЦП), два регистра ЗО сомножителя, в которые из АЦП поступают дискретные отсчеты входных сигналов, множительное устройство,сумматор проиэведений,входное запоьйлнающее устройство (ЗУ) для хранения дискретных отсчетов входных сигналов н выходное запоминающее устрой" ство для хранения частичных сумм произведений отсчетов в процессе вычисления и после их завершения.

Количество запоминаемых ординат во входном ЗУ для некоррелированной выборки входных сигналов,частично коррелированной и сильно коррелированной различно и зависит от степени коррелированности отсчетов.

При сильно коррелнрованной выборке требуется входное ЗУ íà m чисел.

При некоррелированной выборке требуется входное ЗУ на одно число, при з ом обрабатываются входные сигналы с наибольшим значением верхней частоты по сравнению с другими способами выборки, однако при некоррелированной выборке входных сигналов требуется значительное увеличение длительности обрабатываемой реализации по сравк.нию с сильно коррелированной выборкой.

809199

На практике увеличение длины реализации не всегда возможно,так как длина реализации может быть ограничена условиями эксперимента или стационарностн процесса. Особенно часто встречаются задачи с ограниченными условиями стационарности в управлении технологическими про-. цессами.

Во многих задачах технологического контроля, автоматического управления, технической диагностики, самонастройки и т.д. необходимо вычислять в реальном масштабе времени взаимные и автокорреляционные функции нескольких случайных процессов (авто-КФ многомерного процесса). Такие задачи можно решать, используя необходимое количество (по числу вычисляемых корреляционных функций} описанных двухканальных коррелометров параллельно-последовательного дей- 30 ствия j1).

Однако подобная вычислительная система дорога, сложна по количеству используемого оборудования и ее применение не всегда оправдано. 25

Наиболее близким к предлагаемому является многоканальный цифровой коррелометр, содержащий блок управления, выход которого подключен ко входу адресного счетчика, выходы адресного счетчика через дешифратор подключены к запоминающему устройству, выход которого соединен с сумматором, подключенным к блоку умножения, вых4д сумматора соединен с запоминающим устройством, аналого-цифровые преобразователи по числу каналов, выход каждого из которых подключен ко входам регистра сомножителя своего канала, блок выбора сомножителей, входы которого соединены с выходами младших 40 разряцов адресного счетчика, а выходы подключены, соответственно,к первым входам введенных в каждый канал блоков схем И, вторые входы которых подключены ко входам соответствующих регистроэ сомножителей, а третьи входы объединены и подключены ко входам блока управления, выходы блоков схем И объединены и подключены ко входам блока умножечия 5) .

$0

Недостатком такого устройства является возрастание статистической погрешности при обработке реализаций ограниченной длительности или ста" ционарнасти, а также возможность появления дополнительной погрешности погрешности синхронности.

При решении многих задач технологического контроля автоматического управления, технической диагностики, например при ферментации белкововита- 40 минных концентратов из нормальных парафинов нефти, требуется работа коррелятора с ограниченными по длительности реализациями случайного процесса или с ограниченными усло- Я виями стационарности в управлении процессом, а следовательно, необходимость введения алгоритмов частично и сильно коррелированных выборок, которые совместно с некоррелированной выборкой перекрывают весь диапазон возможных реализаций .случайного процесса.

Работа описанного прототипа только с относительно длинными и стационарными реализациями случайного процесса при наличии в нем широкого набора функциональных узлов сужает его функциональные возможности,увеличивает статистическую погрешность вычислений и, следовательно, неприемлема для разрабатываемого коррелометра.

Цель изобретения — повышение точности вычислений.

Поставленная цель-достигается тем, что в многоканальный многомерный цифровой коррелометр, содержащий адресный счетчик старших разрядов, аналого-цифровые преобразователи, входы которых являются соответствующими входами коррелометра, а выход каждого аналого-цифрового преобразователя подключен ко входам первого и второго регистров сомножителей, выходы каждого из которых соединены с первыми входами соответствующих блоков элементов И первой и второй группы, вторые входы блоков элементов И подключены к первому выходу блока синхронизации, третьи входы блоков элементов И соединены с выходом блока выбора сомножителей, входы которого подключены к разрядным выходам адресного счетчика младших разрядов, выходы блоков элементов И первой группы подключены к соответствующим входам первой группы блока умножения, выход которого соединен с первым входом сумматора, второй вход которого подключен к выхОду блока памяти, адресный вход которого соединен с выходом дешифратора, первая группа входов которого подключена к разрядным выходам адресного счетчика млад-. ших разрядОвр инфОрмациОнный ВхОд блока памяти подключен к выходу сумматора, введены два коммутатора,третий блок элементов И, блох сравнения адресов, элемент 2И-ИЛИ, блок задания коррелированности выборки, счетчик коррелированности выборки и счетчик адреса входных отсчетов, информационный вход которого соединен с выходом счетчика коррелированнодти выборки, управляющий вход — со вторым выходом блока синхронизации, третий, четвертый, пятый и шестой выходы которого подключены. соответственно, к управляецим входам первого и второго коммутаторов, к первым входам элемента

2 И-ИЛИ и третьего блока элементов

И, выходы элементов И второй группы подключены соответственно, ко второй

809199 группе входоэ третьего блока элементов И и первой группе входов второго коммутатора, выход которого соединен со второй группой входов блока умножения, выход третьего блока элементов И соединен с информационным входом блока памяти, выход которого соединен со вторым входом второго коммутатора, первый вход счетчика коррелированности выборки и второй вход элемента 2 И-ИЛИ подключены к выходу адресного счетчика младших разрядов, вход которого соединен с седьмым выходом блока синхро" низации, первый вход которого соединен с выходом блока сравнения адресов, выходы блока задания коррелированности выборки соединены,соответственно, со вторым входом счетчика коррелироэанности выборки н со вторыь входом блока .синхронизации, выходы счетчика адреса входных отсчетов подключены.соответственно к первым входам первого коммутатора, блока сравнения адресов и адресного счетчйка старших разрядов, второй вход которого соединен с выходом элемента 2

И-ИЛИ, а выход адресного счетчика старших разрядов подключен ко вторым входам блока сравнения адресов и первого коммутатора, выход которого соединен со вторим входом дешифратора

Предлагаемый коррелометр включает в себя и аналого-цифровых преобразователей — АЦП 1, выходы которых соединены со входами регистров сомножителей 2, поразрядные выходы регистров 2 соединены со входами блоков элементов И 3, количество элементов

И в блоке равно числу разрядов в регистре.

Каждый из разрядных выходов регистра соединен с одним входом одного элемента И, второй вход элемента И всех блоков - с блоком синхрониза" ции 4; третий вход схем совпадения— с соотэетствукхцим выходом блока 5 выбора сомножителей (пар сомножителей). Выходы первой группы элементов И подключены к первой группе входов блока умножения 6, выход которого подключен ко входу сумматора

7 произведений, являкшегося регистром числа выходного блока памяти 8 (БП). Выбор адреса БП производится с помощью дешифратора 9,соединенного с адресным счетчиком 10, точнее, с разрядными выходами адресного счетчика младших раарядоэ 11. Вход адресного счетчика 12 старших разрядов подключен к выходу элемента 2 И-ИЛИ

13, первый вход которого соединен с выходам адресного счетчика младших раэрядоэ, второй вход — с третьим выходом блока 4. Первый выход бл ка задания коррелироэанности выборки

14 соединен со входом блока 4, второй выход — со входом счетчика корре лированности выборки 15, второй вход которого подключен к выходу адресного счетчика 11 младших разрядов, а выход — ко входу счетчика 16 адреса входных отсчетов. Выход счетчика 12 соединен со входом блока сравнения адресов 17 и со входом коммутатора

18, выход которого связан со входом дешифратора 9, второй вход счетчика адреса входных отсчетов - с четвертым выходом блока 4, а выход — со вторым входом счетчика 12, а танже со вторым входом блока сравнения 17 и с дешифратором 9 через коммутатор 18, третий вход которого соединен с пятыМ выходом блока 4. Выход блока срав>5,Håíèÿ 17 адресов связан со вторым входом блока 4, седьмой выход которого соединен со входом коммутатора 19, второй и третий вход которого подключены,соответственно, к выходам второй

20 группы элементов И 3 и к выходу БП

8„ а выход коммутатора 19 соединен со второй группой входов блока умножения б. Шестой выход блока синхронизации 4 соединен со входом третьего д блока элементов И 20, вторые входы которого связаны с выходами второй группы первых элементов И 3, а выходи - со входом БП 8.

На коммутатор 19.могут поступать значения входных отсчетов, записанные в БП 8, н далее " ко вторым входам блока умножения. Управление прохождением информации через блок 20, а также выбор направления на коммутаторе 19 осуществляется блоком 4.

Выбор направления адреса производится коммутатором 18, при этом для записи (считывания) в (из) БП8 частичных сума произведений корреляционных функций используется адресный

40 счетчик 10, а запись (считывание) в (из) БП8 входных отсчетов производится по адресу из счетчика 11 младших разрядов и счетчика адреса входных отсчетов 16. Управление коммутатором 18 осуществляется от блока синхронизации. 4.

Счетчик 16 реверсивный, управление сложением-вычитанием осуществляется от четвертого выхода блока син © хрониэации. Перенос на счетчик 12 от счетчика 11 может быть заблокирован по команде, поступающей от третьего выхода блока 4 на второй вход элемента 2 и-или 13.

На блоке 14 задания коррелированности выборки в зависимости от степени коррелнроэанности выборок устанавливается число, которое поступает на первый вход блока 4 для выбора соответствующего алгоритма вы- (60 числений (программ работы коррелометра), а со второго блока задания через установочные вход счетчика

15 коррелированности выборок записы" вается коэффициент пересчета q в — 65 счетчик 15.

809199

Предлагаемый коррелятор работает

40 при некоррелированной (HKB}, сильнокоррелированной (CKB) и частично коррелироьанной (ЧКВ) выборках вход-, ных сигналов.

Математическая модель алгоритма 45 при ЧКВ где R оценка ординат коррелированной функции; шаг задержки; объем выборки (число циклов накопления); коэффициент пересчета; количество запоминаемых ординат (степень коррелированности};

0,1..(5-1}; К вЂ” 0,1... (q-1) — коэффициенты i = 1,2...n;

) = 1,2...n;

К

Существует цепь иэ счетчика 16 адреса входных отсчетов на установочные входы счетчика 12 для переписи адресной информации при коррелированных выборках. Выходы счетчиков

12 и 16 поступают на блок схемы срав, нения адресов 17, результат сравнения с выхода которого поступает на второй вход блока синхронизации 4 и является признаком окончания пересчета адресов. Выходы адресного счетчика 11 поступают на блок выбора сомножителей 5,, выход с которого управляет выбором соответствующих сомножителей (входных отсчетов).

В счетчике 11 производится пересчет тактовых импульсов блока 4 на п 35 где n - число обрабатываемых про цессов (входов), Счетчик 15 коррелированности выборок производит пересчет переносов счетчика 11 при некор- релированных выборках Hà m сильно- 20 коррелированных - на 1, частично кор» релнрованных - на q (1 С q с м).

Счетчик 16 производит пересчет на

5. При некоррелированных выборках

S=1, частично коррелированных 25

1с 5 ст,сильнокоррелированных S=m/2, остальные m/2 ячеек сохраняются для вычисления корреляционных функций.

Счетчик 12 производит пересчет на m при некоррелированных и на а-S gQ при коррелированных выборках.

Все дополнительно введенные блоки состоят иэ известных элементов,например эадатчик коррелированности

14 представляет собой переключатель с определенной коммутацией его контактов, а счетчик коррелированности 15 — двоичный счетчик с переменным коэффициентом передачи. текущий цикл накопле..ия; х, х — значения дискретных отсчетов.

При СКВ (5в) формула (1) видоизменяется в соответствии с 91;

К = 0 и MAKC К m1.

При НКВ (S 1) формула (1) видоизменяется в соответствии с

К =О, К.„ = К = 0,1......,m-1.

Алгоритм НКВ, описанный в характеристике известного устройства, выполняется в предлагаемом коррелометре таким же образом, для чего блок синхронизации 4 по сигналу блока 14 блокирует прохождение информации через блок 20, запрещает работу счетчиКа 16 и блока сравнения 17, разрешает прохождение переносов от счетчика 11 к счетчику 12 и разрешает прохождение информации от элементов И 3 через коммутатор 19 на блок 6, а также от счетчика 12 через коммутатор 18 на дешифратор 9.

Для вновь введенных алгоритмов

СКВ и ЧКВ,.также как и для НКВ, отводится m ячеек Зу для вычисления корреляционных функций. Часть отведенных ячеек m используется для хранения частичных сумм произведений в ходе обработки, а после нее для хранения ординат (точек) КФ.

Другая часть ячеек S используется для хранения входных отсчетов. При сильнокоррелированнои выборке

СКВ в S, m = m + S

Перед обработкой случайных процессов сильно коррелированной выборки (СКВ) производится предварительная запись входных отсчетов по адресам ячеек S для всех КФ. Процедура обработки случайных процессоь, также как и при некоррелированной выборке, состоит иэ К полных циклов вычислений. Каждый полный цикл вычислений состоит из трех подциклов. В течение первого подцикла вычислений определяются ч произведений по одному для каждого временного сдвига К Ь ь (К = О, 1

m -1) .

Каждый первый подцикл состоит из

m частных циклов первого подцикла, в течение каждого иэ которых вычисляется по одному произведению для одного значения временного сдвига. Каждый частный цикл первого подцикла состоит из n- TBKToB В течение такта вычисляется произведение одной иэ пар сомножителей. Во втором подцикле вычислений производится параллельный сдвиг входных отсчетов по адресам S на один адрес так, что отсчеты с максимальным сдвигом стираются, а первые адреса ячеек 5 всех КФ освобождаются для записи вновь поступающих отсчетов. Каждый второй подпикл состоит иэ S частных циклов второго

809199

10. подцикла, в течение которого производится сдвиг на один адрес для одного временного сдвига входящих отсчетов.

Каждый частный цикл второго подцикла состоит из n+ тактов. В течение такта производится сдвиг отсчета на один адрес.

В течение третьего подцикла производится запись внонь поступивших входных отсчетов в первые адреса ячеек S. Третий подцикл состоит иэ и тактов. В течение каждого такта производится запись одного отсчета.

Предварительная запись входных отсчетов состоит из S частных циклов записи., в течение которых записываются нсе входные отсчеты для всех КФ для каждого временного сдвига.

В ечение частного цикла записываются все отсчеты с одним сдвигом Кл7. Частный цикл состоит из п тактов. В течение такта записы)вается один отсчет.

Рассмотрим работу коррелометра при предварительной записи входных отсчетов и для 4 -того полного цик ла вычислений CKB.

В исходном состоянии от блока

14 н блок синхронизации 4 поступает сигнал, указывающий на сильно коррелированную выборку, и одновременно в счетчик 15 коррелированности выборок по установленным входам заносится код, поэнолянщий производить пересчет переноса из счетчика 11 на "1". Счетчик 16 устанавлинается а "единичное" состояние, а на управляющий вход поступает команда на разрешение вычитания. Сигналы адреса со счетчика 16 через коммутатор

18 поступают на вход дешифратора 9, прохождение адреса осуществляется по команде от блока 4. Одновременно блок 4 вырабатывает разрешаккций потенциал на прохождение кодов, входных отсчетов на вход БП 8 от элемен-, тов И 3 через третий блок элементов И 20. Иэ блока 4 вызывается подпрограмма предварительной записи входных отсчетов по адресам S.Âûáîð пар отсчетов (сомножителей) аналогичен выбору при некоррелированной выборке, но при этом для записи в БП 8 используются отсчеты, находящиеся в регистрах 2(n+j). В результате выполнения п первых тактов в последние адреса ячеек 5 записываются отсчеты с самым большим временным сдви гом

Х frII-1Щ, 1=,2...Н

Первый частный цикл записи входных отсчетов заканчивается. На втором частном цикле из счетчика 16 вычитается единица, а в счетчик 12 добавляется "1" .(перед записью счет35

25 чик 12 Установлен в "0"}.В результате выполнения второго частного цикла в предпоследние адреса ячеек

S запишутся входные отсчеты.

a/In -2)P tf

На S-ом частном цикле по первому адресу записываются отсчеты с минимальным сдвигом

}(- fo,at), на счетчиках 16 и 12 после S частных циклов фиксируются одинаковые коды. Момент совпадения кодов адресов фиксируется блоком сравнения адресов 17, сигнал с которого поступает на блок 4,. на этом предварительная запись входных отсчетов заканчивается.

При работе коррелятора на 1 -ом полном цикле вычислений блок управления вырабатывает вначале подпрограмму первого подцикла. На регистрах сомножителей 2(i) находятся-занесенные входные отсчеты на последнем такте (4-1)-ro цикла. Входные отсчеты с минимальным сдвигом записы. наются с регистров 2(n+j) в БП 8 по первым адресам ячеек. Этн отсчеты

,используются для вычислений на 4 -ом

:полном цикле. Подпрограмма вычислеЗО ний аналогична программе 4 -го полного цикла при некоррелиронанной выборке . Отличие состоит в том,.что вторые сомножители для получения произведения считывания иэ БП и через коммутатор 19 по команде от блока 4 поступают на вторые входы блока умножения 6, блокируется прохождение информации на вход БП 8 через второй блок схем И 20 и прохождение информа4Q ции от элементов И 3 на нход блока умножения 6. Считывание входных отсчетов иэ БП 8 производится по адресу счетчиков 11 и 16, запись частичных сумм произведений — по адресу

45 счетчиков 11 и 12. Счетчик 12 сброшен в "0", в счетчике 16 установлен первый адрес ячеек 5.

В течение первого подцикла вычислений получают набор m -m произведений, которые суммируются с частичными суммами произведений 4 -1 подцикла и получают Х.(ЕЬ|)Х,(((-К) Ч е=

55 К = 0 1...m-1 >, )*1 2...,п

Сумма произведений с нулевым сдвигом записывается в ячейки m

БП 8 по первому адресу, со сдвигом д7 - по второму адресу, со сдвигом

60 (m -1)ьь — по последнему адресу ячеек m BH 8.

При .достижении единичного состояния 16 блок синхронизаций 4 переходит на подпрограмму второго

65 подцикла и вырабатывает команду

809199

)(.(q(4- К)д С) на вычитание переносов счетчика 16 и запрет прохождения переносов из счетчика 11 на счетчик 12. Счетчик

16 остается в единичном состоянии, счетчик 12 сбрасывается в "0". Адрес из счетчика 16 по установочным входам переписываЬтся в счетчик 12 .(считанная информация из БП 8 до перезаписи хранится на регистре БП

8). Считывание входных отсчетов про. изводится по адресам счетчиков 11 и 16, запись — по адресам счетчиков 11,12.

Для первых h2 тактов. первого частного цикла входные отсчеты считываются иэ последних адресов ячеек

S БП 8 и записываются по тем же адресам. В конце последнего такта

nepeoão частного цикла счетчик 12 сбрасывается в "0", затем в него по установленным входам переписывается содержимое счетчика 16. По первому такту второго частного цикла второго подцикла перенос из счетчика 11 поступает в счетчик 16, где иэ содержимого вычитается "1". Для всех Ь2 тактов второго частного цикла входные отсчеты-считываются по предпоследнему адресу ячеек, а записываются по последнему и т.д.

На S-ом частном цикле входные отсчеты иэ первых ячеек S БП 8 пере" писываются во вторые ячейки, ocsoбодив первые ячейки для э.аписи новых отсчетов. На этом второй подцикл заканчивается.

Блок 4 вырабатывает подпрограмму третьего подцикла, в результате которой на регистре 2 (i) 2 (n+j) записываются отсчеты для вычисления на (у+1) полном цикле. Отсчеты на регистрах 2(I) заполняются на +1 полный цикл вычислений, а отсчеты с

2(n+j) регистров записываются в БП 8 по первым адресам ячеек S. Вырабатываются команды для прохождения входных отсчетов на вход БП 8 от выходов элементов И 3 второй группы через второй блок 20 и адреса на дешифратор от счетчика 16 через коммутатор

18.

На этом полчий цикл. вычислений оканчивается. Через И полных циклов вычисления прекращаются и s БП 8 ока" зываются оценки п2 корреляционных функций по m ординат (точек) каждая при сильнокоррелированной выборке входных сигналов.

Работа коррелометра при частично коррелированной выборке (ЧКВ) входных сигналов аналогична работе при СКВ.

Для ЧКВ m=S(m=m+S). Количество ячеек S, отводимых для записи в Зу входных отсчетов (или степень коррелированности) определяется иэ соотношения q=m /S, где р - коэффициент пересчета счетчика 15.

В исходном состоянии от задатчика коррелированности 14 в блок синхронизации 4 поступает сигнал, указывающий на частнокоррелированную выборку, и одновременно в счетчик коррелированности заносится код, позволяющий производить пересчет в счетчике на

q в /S

В результате предварительной записи входных отсчетов в ячейках будут зафиксированы отсчеты

К., 0,1...S-1 j = 1,2...n

В течение первого подцикла вычисляется п>в произведений по одному для каждого временного сдвига (qK +И ) 1; К„= 0,1...5-1;

К.,- 0,1...q-1.

IIepBb{A подцикл cocTQRT H3 m gg частных циклов. В пределах одного частного цикла вычисляется п произведений для одного временного сдвига (qK +K2)üà, Частный цикл состоит иэ n q тактов. В течение одного такта первых nÏòàêòoâ из числа вычисляется одно произведение.

В течение первых и тактов в из

Я / в + частного цикла вйчисляются йроизведения, которые суммируются с

ЗО частичными суммами произведений 9-1 полного цикла, находящимся по первым адресам ячеек е< и результаты записываются по тем же адресам. лил {

35, )(,(q)gt)X (QChTj 1 3=М..- "

g=e

В течение первых п2 тактОв частного цикла вычисляются произведения, которие суммируются с частичными суммами произведений 4-1 полного цикла, находящимися по q адресам счетчика 12, и результаты записываются по тем же адресам.

4+Бл

45 I It.{ql ntP3 {q(8-{л- ))at) р 5 1

На m частном цикле получаем

Я 1 9

Е)(-МбЧ)(й-5- ) / и результаты записываются по m q адресам счетчика l2. На последнем такте в8 „ частного цикла на регистры 2(1) заносятся отсчеты

55 Чч,м )дх).

На первом такте в частного цикла счетчики 12 и 16 сорасываются в "0", в счетчике 16 устанавливается первый адрес ячеек, сигнал от блока 4

60 через схему 2 И-HJIH устанавливает в счетчике 12 второй адрес. На m4 2

m 22, в частичных циклах процесс

/ I t вйчислеййй аналогичен mph,в ...в „ частным циклам, только результат

65 вычислений записывается в ячейки

809199

14.

55 а, начиная со второго адреса и далее через q адресов. Частичная сумма произведений mqz частного цикла +5- ( г. «,(сч ыр;((и - ц ц

E=s 5 и записывается по m - (q-1) адресам счетчика 12.

Результат, полученный на m частном цикле, записывается по а адресам БП 8. tO

В течение второго и третьего подцикла вычислений производится параллельный сдвиг входных отсчетов по адресам 5 и запись в БП 8 по первым адресам ячеек 5 всех вновь 15 поступакщих отсчетов. Второй и третий подциклы выполняются так же, как н при СКВ.

На этом полный 4 -ый цикл заканчивается. Через N полных циклов вычисления прекращаются. В Зу фиксируются и> КФ по m> ординат при ЧКВ входных сигналов.

Предлагаемый коррелометр определяет в реальном масштабе времени полный набор авто и взаимных корреляционных функций и случайных процессов при некоррелированной, частнчнокоррелированной и сильнокоррелированной выборке входных сигналов и может использоваться во 30 многих областях науки, техники и народном хозяйстве.

Наличие ЧКВ и CKB входных сигналов позволяет использовать данный коррелометр в управлении технологи- 35 ческими процессами в большом диапазоне частот с ограниченной длительностью н стационарностью,уменьшает статическую погрешность вычислений.

Наличие ЧКВ расширяет частотный диапазон обрабатываемых процессов сравнительно с СКВ почти на порядок при том же быстродействии элементов схем.

Формула изобретения многоканальный многомерный циф- 45 ровой коррелометр, содержащий адресный счетчик старших разрядов, аналого-цифровые преобразователи, входы которых являются соответствующими входами коррелометра, а выход каждо- 5р го аналого-цифрового преобразователя подключен ко входам первого и второго регистров сомножителей, выходы ка>хдого из которых соединены с первыми в::одами соответствующих блоков элементов И первой и второй группы соответственно, вторые входы блоков элементов И подключены к первому выходу блока синхронизации, третьи входы блоков элементов И соединены с выходом блока выбора сомножителей, 60 входы которого подключены к разрядным выходам адресного счетчика младших разрядов, выходы блоков элементов И первой группы подключены к соответствующим входам первой группы 65 блока умножения, выход которого соединен с первым входом сумматора, второй вход которого подключен к выходу блока памяти, адресный вход которого соединен с выходом дешифратора, первая группа входов которого подключена к разрядным выходам адресного счетчика младших разрядов, информационный вход блока памяти подключен к выходу сумматора, о т л и ч а юшийся тем, что, с целью повышения точности, в коррелометр введены два коммутатора, третий блок элементов И, блок сравнения адресов, элемент 2 И-ИЛИ, блок задания коррелнрованности выборки, счетчик коррелированности выборки и счетчик адреса входных отсчетов, информационный вход которого соединен с выходом счетчика коррелированности выборки, управляющий вход — со вторым выходом блока синхронизации, третий, четвертый, пятый и шестой выходы которого подключены, соответственно,к управляющим входам первого и второго коммутаторов, к первым входам элемента 2 И-ИЛИ и третьего блока элементов И, выходы блоков элементов И второй группы подключены,соответственно, Ко второй группе входов третьего блока элементов И и.первой группе входов второго коммутатора, выход которого соединен со второй группой входов блока умножения, выход третьего блока элементов И соединен с информационным входом блока памяти, выход которого соединен со вторым входом второго коммутатора, первый вход счетчика коррелированности выборки и второй вход элемента 2

И-ИЛИ подключены к выходу адресного счетчика младших разрядов, вход которого соединен с седьмым выходом блока синхронизации, первый вход которого соединен с выходом блока сравнения адресов, выходы блока задания коррелированностн выборки соедине-ны, соответственно со вторым входом счетчика коррелированности выборки и со вторым входом блока синхронизации, выходы счетчика адреса входных отсчетов подключены,соответственно,.к первым входам первого коммутатора, блока сравнения адресов и адресного счетчика старших разрядов, второй вход которого соединен с выходом элемента 2 И-ИЛИ, а выход адресного счетчика старших разрядов подключен ко вторым входам блока сравнения адресов и первого коммутатора, выход которого соединен со вторым входом дешифратора.

Источники информации, принятые во внимание прн экспертизе

1. Грибанов Ю.И..и др. Автоматические цифровые корреляторы.М., "Энергия", 1971, с. 152.

2. Авторское свидетельство СССР

9 419895, кл. G 06 F 15/34, 1974.

809199

Составите4 ь S. новинский

Редактор н. Безродная Йехред т.иаточка корректор м. Викула

Заказ 413/60 Тираж 756 Подписное

ВНИИПИ Государственного комнтета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная,4