Устройство для управления блокомпамяти

Устройство для управления блокомпамяти

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

<и>8 0 934 5

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (63) Дополнительное к авт. свид-ву (22) Заявлено 191078 (21)2677326/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 28D281. Бюллетень Н9 8

Дата опубликования описания 2802.81 (51) М. Кл.3

G 11 С 7/00

Государственный комнтет

СССР ко делам нзобретеннй н открытнй (53) УДК 681 . 327. .6(088.8) (72) Авторы изобретения

Ю.A. Марков, И.Н. Полин и A.Á. Янкевич (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ БЛОКОМ ПАМЯТИ

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных измерительных системах (АИС), получающих и обрабатывающих с помощью ЭВМ информацию о нескольких исследуемых процессах.

Известно устройство, содержащее регистр числа, усилители считывания и формирователи записи, регистр адреса, выходы которого подключены к дешифратору адреса, адресные ключи, входы которых соединены с дешифратором адреса, а выходы — с соответствующими входами блоков памяти, блок местного управления и шину нулевого потенциала (1).

Однако функциональные возможности такого устройства недостаточны для работы в составе АИС, предназначенной для регистрации и обработки информации о нескольких исследуемых процессах.

Наиболее близким техническим решением к предлагаемому изобретению является устройство для управления оперативным накопителем, содержащее регистр числа, дешифратор адреса, первые входы которых соединены с первым выходом формирователя импульсов, ЗО регистр адреса, выходы которого подключены к соответствующим вторым входам дешифратора адреса, а входы — к соответствующим первым выходам пер-. вого счетчика адреса, первый и второй входы которого соответственно соединены со вторым и третьим выходами формирователя импульсов, и блок задания режима работы (2).

Запись, и считывание информации осуществляются лишь последовательно, в порядке поступления чисел на вход

ЗУ. Однако при обработке результатов измерений нескольких процессов, зарегистрированных в одном блоке памяти, такой порядок считывания приводит к усложнению программы обработки информации на ЭВМ и не позволяет выводить данные на монитор для предварительной оценки результатов эксперимента.

Цель изобретения — расширение области применения устройства за счет изменения порядка считываемой информации.

Указанная цель достигается тем, что устройство содержит второй счетчик адреса, первый и второй элементы И.1И, регистр установки логическ. и единицы, формирователь управляющих сигналов и ключ, при этом первый вы809345 ход блока задания режима работы соеди10

25

55 нен с первым входом первого элемента ИЛИ, второй выход — с первым входом второго элемента ИЛИ, а третий выход — с первым входом ключа, второй вход которого соединен со вторым выходом первого счетчика адреса, а выход ключа соединен со вторым входом первого элемента ИЛИ и с первым входом формирователя управляющих сигналов, второй вход которого соединен с первым выходом второго счетчика адреса и со вторым входом второго элемента ИЛИ, выход которого соединен с третьим входом первого счетчика адреса, первый и второй входы которого соответственно соединены с первым и со вторым входами второго счетчика адреса, третий вход которого.подключен к выходу первого элемента ИЛИ, а четвертый вход — к выходу регистра установки логической единицы, входы регистра адреса соединены с соответствующими вторыми выходами второго счетчика адреса.

На чертеже изображена блок-схема устройства.

Устройство содержит регистр числа 1, регистр адреса 2, дешифратор адреса 3, формирователь импульсов 4, блок 5 задания режима работы, первый счетчик адреса б, второй счетчик адреса 7, первый элемент ИЛИ 8, второй элемент ИЛИ 9, формирователь 10 управляющих сигналов, регистр 11 установки логической единицы, ключ 12, управляющие шины 13-23 и блок памяти 24.

Устройство обеспечивает работу в режимах "Запись", "Считывание" и

"Контроль информации".

P е ж и м "3 а п и с ь".

Из контроллера АИС (на чертеже не показан) по шине 13 на вход блока

5 задания режима работы поступает сигнал, соответствующий режиму "Запись". При этом на первом 15 и третьем 17 выходах 15 и 17 блока 5 задания режима работы появляются управляющие потенциалы, которые поступают на ключ 12 и через первый элемент

ИЛИ 8 — на третий управляющий вход второго счетчика адреса 7, подготавливая их к работе. На шине 16 (второй выход блока 5 задания режима работй) управляющий потенциал отсутствует. Одновременно по шине 18 на . вход формирователя импульсов 4 поступает сигнал "Начало работы", по которому формирователь импульсов 4 формирует импульс сброса. Этот импульc по шине 21 (второй выход формирователя импульсов 4) поступает на первые входы всех разрядов первого б и второго 7 счетчиков адреса и устанавли.вает их в нулевое положение. В регистр адреса 2 поступает начальный код адреса.

$0

С приходом на шину 19 первого синхроимпульса формирователь импульсов

4 формирует импульс запроса, который по шине 20 (первый выход формирователя импульсов 4) поступает на регистр числа 1 и на первый вход дешифратора адреса 3. Осуществляется запись числа первого слова первого измеряемого процесса в первую ячейку блока памяти 24. Далее тактовый импульс с задержкой относительно импульса "Запрос" на время, необходимое для записи числа в блок памяти 24, по шине 22 (третий выход формирователя импульсов 4) поступает на вторые (счетные) входы обоих счетчиков адреса б и 7. Однако, поскольку управляющий потенциал на первый счетчик б не подан, то прибавление единицы происходит лишь во втором счетчике 7.

С приходом на шину 19 второго синхроимпульса происходит запись первого слова второго измеряемого процесса и так далее до тех пор, пока на выходе второго счетчика адреса 7 не установится код числа равного числу измеряемых процессов. При этом на втором выходе счетчика адреса 7 образуется сигнал, который через второй элемент ИЛИ 9 поступает на тре- тий (управляющий) вход первого счетчика адреса б, подготавливая его к работе.

Следующий тактовый импульс изменяет состояние обоих счетчиков. В младшем разряде первого счетчика адреса 6 устанавливается "1", а второй счетчик адреса 7 переходит в нулевое положение, после чего управляющий потенциал с третьего входа первого счетчика адреса 6 снимается. С приходом импульса запроса в блок памяти 24 записывается второе слово первого процесса, в следующем такте — второе слово второго процесса и т.д .

В предлагаемом режиме работа устройства будет. продолжаться до тех пор, пока на всех первых выходах первого счетчика адреса б не установится ".1". Тогда на втором выходе этого счетчика образуется сигнал переполнения, который через открытый ключ 12 поступит на первый вход формирователя 10 управляющих сигналов, с приходом на который сигнала переполнения со второго выхода второго счетчика адреса 1 формируется управляющий сигнал, который по шине 23 поступит в контроллер AHC и прекратит работу устройства в режиме запись.

Р е ж и м "С ч и т ы в а н и е".

Управляющий сигнал, соответствующий данному режиму работы, по шине

13 поступает на вход блока 5 задания режима работы. При этом на втором 16 и третьем 17 выходах появляются потенциалы, поступающие на ключ 1.2 и через второй элемент ИЛИ 9 — на тре809345 тий управляющий вход первого счетчика адреса 6. По сигналу "Начало работы" все разряды обоих счетчиков устанавливаются в нулевое положение.

С приходом первого синхроимпульса формирователь импульсов 4 формирует импульс запроса, и на выходе регистра числа 1 появляется код числа первого слова первого измеренного процесса. Тактовый импульс проходит с третьего выхода формирователя импуль- о сов 4 по шине 22 на вторые счетные входы счетчиков адреса б и 7 и в мпадшем разряде первого счетчика адреса 6 устанавливается "1".

С приходом второго синхроимпульса на выходе регистра числа 1 появляется код числа второго слова первого процесса, а первый счетчик адреса 6 переходит в следующее положение. И так до тех пор, пока все числа, соответствующие первому измеренному 20 процессу не будут считаны. Затем со второго выхода первого счетчика адреса б на третий управляющий вход второго счетчика адреса 7 через ключ

12.и первый элемент ИЛИ 8 подается 25 управляющий сигнал. Следующий тактовый импульс перебросит первый разряд второго счетчика адреса 7 в положение "1", а все разряды первого счетчика адреса б установятся в нулевое положение, что соответствует коду адреса первого слова второго процесса.

Аналогичным образом будет осуществляться считывание последующих слов второго процесса и т.д. После того, как закончится считывание чисел последнего иэ измеренных процессов, на оба входа формирователя 10 управляющих сигналов со вторых выходов счетчиков адреса б и 7 через ключ 12 поступают управляющие сигналы, и фор- 40 мирователь 10 управляющих сигналов формирует сигнал переполнения, после чего работа устройства в режиме считывания прекращается.

Р е ж и M. ."K o H т Р о л ь и H-45 формации". .Управляющий сигнал, соответствующий режиму считывания, поступает на шину 13, а на шину 14 — сигнал, соответствующий режиму "Контроль инфор- 50 мации". При этом управляющий потенциал устанавливается лишь на втором выходе 16 блока 5 задания режима работы. Ключ 12 переходит в закрытое состояние.

На выходе счетчика 7 с помощью регистра 11 установки логической единицы устанавливается код, соответствующий номеру контролируемого процесса.

С приходом синхроимпульсов форми- 60 рователь импульсов 4 формирует импульс запроса и тактовые импульсы, поступающие на счетные входы счетчиков адреса б и 7. Однако поскольку сигналы переполнения, появляющиеся 65 на втором выходе первого счетчика адреса б через ключ 12, на третий управляющий вход второго счетчика адреса 7 не проходят, то его состояние не меняется и сигналы переполнения на выходе формирователя управляющих сигналов 10 не формируются. Первый счетчик адреса 6 работает в циклическом режиме, поэтому происходит переодическое считывание чисел одного контролируемог6 процесса.

Предлагаемое устройство может быть реализовано на интегральных микро,.схемах типа ТТЛ например, серии К155. Счетчики адреса б и 7 собраны по параллельно-последовательной схеме на триггерах типа Э-К и логических элементах типа И-НЕ. Формирователь импульсов 4 .содержит элементы И-HE u линии задержки. Регистр 11 установки логической единицы представляет собой кнопочный переключатель, контакты которого подключены к элементам И-HE. На элементах И-НЕ выполнены блок 5 задания режима работы, формирователь 10 управляющих сигналов и ключ 12. Управляемый блок памяти

24, регистр числа 1 с усилителями считывания и формирователями записи, регистр адреса 2 с усилителями, дешифратор адреса 3 с ключевыми схемами конструктивно объединены в единый блок-модуль оперативной памяти, выпускаемый промышленностью. Информационная емкость модуля 2048 18-разрядных слов. Соответственно число разрядов (N) в регистре адреса равно 11.

В режиме "Запись" информация от датчиков на вход регистра числа 1 поступает через коммутатор каналов и АЦП. При считывании информация с выхода регистра числа 1 поступает в память ЭВМ, а в режиме "Контроль информации" — через цифроаналоговый преобразователь на монитор, в качестве которого может быть использован осциллограф. Синхронная работа устройства для управления блоком памяти и внешних устройств обеспечивается с помощью контроллера AHC.

При использовании предлагаемого устройства достигается существенное упрощение схемы запоминающего устройства, обеспечивается работа буферноГо ЗУ в режимах "Запись", "Считывание" и "Контроль информации", режим

"Контроль информации", позволяет осуществлять предварительную оценку полученных данных, в режиме "Считывание" обеспечивается такой порядок вывода информации, при котором существенно упрощается алгоритм обработки результатов измерений на ЭВМ и со ращаются затраты машинного времени.

Формула изобретения

Устройство для управления блоком памяти, содержащее регистр числа, 809345

ВНИИПИ Заказ 4 39/67 Тираж 656 Подписное

Филиал ППП "Патент", r.Óæãoðoä,ул. Проектная, 4 дешифратор адреса, первые входы которых соединены с первым выходом формирователя импульсов, регистр адреса, выходы которого подключены к соответствующим вторым входам дешифратора адреса, а входы - к соответствующим первым выходам первого счетчика адреса, первый и второй входы которого соответственно соединены со вторым и третьим выходами формирователя импульсов, и блок задания режима работы, отличающееся тем, что, с целью расширения области при менения устройства за счет изменения порядка считываемой информации, оно содержит второй счетчик адреса, первый и второй элементы ИЛИ, регистр установки логической единицы, формирователь управляющих сигналов и ключ, при этом первый выход блока задания режима работы соединен с первым входом первого элемента ИЛИ, второй выход — с первым входом второго элемента ИЛИ, а третий выход — с первым входом ключа, второй вход которого соединен со вторым выходом первоro счетчика адреса, а.выход ключа соединен со вторым входом первого элемента ИЛИ и с первым входом формирователя управляющих сигналов,.второй вход которого соединен с первым выходом второго счетчика адреса и со вторым входом второго элемента

ИЛИ, выход которого соединен с третьим входом первого счетчика адреса, первый и второй входы которого соответственно соединены с первым и со вторым входами второго счетчика адреса, третий вход которого подключен к выходу первого элемента ИЛИ, а четвертый вход — к выходу регистра установки .логической единицы, входы l5 регистра адреса соединены с соответ-. ствующими вторыми выходами второго счетчика адреса.

Источники информации, принятые во внимание при экспертизе щ 1. Авторское свидетельство СССР

Р 608197, кл. G 11 С 11/24, 1978.

2. Авторское свидетельство СССР

9 463145, кл. G 11 С 7/00, 1975 (прототип),