Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Союз Соевтскии

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТ©У@К©МУ СВ ЕТВЛЬСТВУ (61) Дополмительмое к авт. саид-ау— (22) Яаеелемо 310579 (gf) 2771909/18-24 (51)М. КЛ. с присовдимемием заявки Н9 G 11 С 7/00

Гесударственнмй кеинтет

СССР не aeaaw mo6petessN в еткрытнй (23) Приоритет, Опубликоеамо 2802В1. Ьюллэтомь |4В 8

Дата опубликоеаиил описание 28D2B1 ($3) ЩК 681. 327. .66(088.8) P2) Авторы изобретем и»

A È. Савельев, В.И. Kocos, Л.И. Косов и Л.ф. Сркалов (> .. с

И,Московский ордена Трудового Красного Знаме и текстильный институт (71) Заявитель (54 ) ЗАПОМИНАИЩЕЕ УСТРОЙСТВО

Изобретение относится к вычисли" тельной технике и предназначено для использования в цифровых вычислительных машинах с повьааенными требования ми к информационной надежности.

Известно устройство, в котором запоминающая матрица (накопитель) подсоединена к усилителям воспроизведения с помощью диодов н транзисторов, входы которых через трансформаторы подсоединены к стробирующему генератору, кроме того в нем RC-цепочки подключены к диодам н эмиттерам транзисторов. В этом устройстве повьааена помехозащищенность эа счет одновременного стробирования и предусмотрено гюдавление помех в нелинейных элементах (1).

Это устройство не исчерпывает до конца все возможности повышения ин- аО формационной надежности запоминающих устройств, так как в нем отсутствуют элементы н блоки, обеспечивающие многократное стробирование и сравнение сформированных сигналов.

Из известных эапоминакщих устройств наиболее близким к предлагаемому является устройство, содержащее накопитель, соединенный с ключа« ми Х и У и усилителями считывания, 30 которые подключены к формирователям сигналов и к формирователям стробирующих импульсов, подсоединенных к блоку задержки, который подключен к. блоку управления. В этом устройстве используется по сути дела жесткое стробирование за счет формирования импульса стробирования с помощью бло- ка задержки по сигналу с блока управления (2).

Но в данном устройстве отсутствует воэможность обеспечения высокой информационной надежности, так как предусмотрено только дублирование блоков с целью обеспечения повыаенной конструктивной или схемиой надежности, а задача повькаения информационной надежности в нем не ставилась и не решалась. В устройстве нет блоков и элементов, позволяющих осуществить многократное стробирование.

Цель изобретения — повыаение информационной надежности ЗУ путем неоднократного стробирования одного н того же сигнала чтения в разное время после поступления его на усилитель считывания, что позволяет выделить сигнал чтения нз помех с большей достоверностью, т.е. с большей информационной надежностью.

809350

Поставленная цель достигается тем, что в запоминающее устройство, соЭ держащее накопитель, входы которого подключены через координатные ключи к первому входу основного блока управления, выходы накопителя через основные усилители считывания подклю чены к первым входам основных дискриминаторов, выходы которых подключены к входам основных формирователей сигнала, второй выход основного блока уп- О равления через основной формирователь уровня дискриминации подключен к вторым входам основных дискриминаторов, а третий выход через блок задержки подключен к выходам-основного формирователя стробирующих импульсов, вы- 15 ход которого соединен с соответствующими входами усилителей считывания, и числовой регистр, введены три группы элементов И, элементы ИЛИ, две группы триггеров и дополнительные 2О формирователь стробирующих импульсов, формирователь уровня дискриминации, дискриминаторы, блок управления, формирователи сигналов, усилители считывания, первый и второй входы дополни- 5 тельных усилителей считывания подключены к одноименным входам основных усилителей считывания, а третий входк выходу дополнительного формирователя стробирующих импульсов, входы которого подключены к соответствующим выходам блока задержки, выходы дополнительных усилителей считывания соединены с первыми входами дополнительных дискриминаторов, выходы которых подключены к входам дополнительных формирователей сигналов, вторые входы дополнительных дискриминаторов подключены к выходу дополнительного формирователя уровня дискриминации, вход которого соединен с чет- 4Р вертым выходом основного блока управления, выходы основных и дополнительных формирователей сигналов подключены соответственно к первым входам элементов И первой группы и элементов ИЛИ, к вторым входам элементов И первой группы и элементов ИЛИ, выходы элементов И первой группы и элементов ИЛИ подключены непосредственно к входам числового регистра,. а через триггеры — к одному из выходов дополнительного блока управления и первым входам элементов И вторс4 .и третьей групп, вторые входы и выходы которых подключены через дополнительный блок управления соответственно к другому входу и первому выходу основного блока.

На чертеже представлена схема запоминающего устройства.

Запоминающее устройство содержит 40 блок 1 управления, соединенный ключами 2 Х и У с основным формирователем 3 уровня дискриминации и дополнительным формирователем 4 уровня дискриминации, с блоком 5 задержки, подключенным к формирователю 6 стробирующих импульсов и к дополнительному формирователю 7 стробирующих импульсов, соединенным соответственно с усилителями 8 считывания и дополнительными усилителями 9 считывания, подключенными к накопителю 10, соединенному с ключами 2 Х и У. Усилители 8 считывания соединены с дискриминаторами 11, вторые входы которых подключены к формирователю 3 уровня дискриминации, а выход к формирователям 12 .сигналов. Выходы дополнительных усилителей 9 считывания соединены с дополнительными дискриминаторами 13, вторые входы которых подключены к выходу дополнительного формирователя 4 уровня дискриминации, а выходы с входами дополнительных формирователей 14 сигналов. Выходы формирователей 12 сигналов и дополнительных формирователей 14 сигналов подключены к входам элементов ИЛИ 15 и элементов И 16 первой группы, выходы которых соединены с числовым регистром 17 и с первыми входами триггеров 18 первой группы, соединенных с первыми входами элементов И 19 второй группы, вторые входы и выходы которых подключены к дополнительному блоку 20 управления, соединенному с блоком 1 управления. Вторые входы триггеров 18 первой группы подключены к вторым входам триггеров 21 второй группы и дополнительному блоку 20 управления. Первые входы триггеров 21 второй группы соединены с выходами группы элементов ИЛИ 15, а выходы триггеров 21 второй группы подключены к первым входам элементов И 22 третьей группы, вторые входы и выходы которых соединены с дополнительным блоком 20 управления.

Блок 1 управления включает в себя элементы И, ИЛИ, счетчик на Л -К триггерах, инверторы, усилители мощности для стандартных сигналов, триггеры опроса и задания режима, элементы задержки.

В режиме считывания информации с блока 1 управления запускаются ключи Х и У (в случае необходимости и со сдвигом по времени), причем длительность запускающих импульсов определяется элементами задержки, элементами И и ИЛИ и триггером опроса. Затем через определенное время блок 1 управления выдает сигналы на формирователь стробирующих импульсов, усилители воспроизведения. 3адание уровня дискриминации с помощью формирователя уровня дискриминации регулируется с помощью блока управления.

Дополнительный блок 20 управления содержит элементы И, ИЛИ, НЕ, триггер установки режима, триггер двой,:ного или многократного стробирования, 809350

Поэтому в предложенном запоминающем устройстве возможно решение рационального расположения стробирующих импульсов, когда помеха затухает, а сигнал чтения еще относительно велик. Аппаратное сравнение правильности считывания "1" или ",0" осуществляется с помощью усилителя 8 и дополнительного усилителя 9, на которые проходят не только стробирующие сигналы в разное время, но и в разные уровни дискриминации. Разные уровни дискриминации подаются с помощью действия формирователя 3 уров- ня дискриминации и дополнительного формирввателя 4 уровня дискриминации на дискриминаторы 11 и дополнительные дискриминаторы 13. Дискриминаторы 11 и дополнительные дискриминаторы 13 соединены с формирователем 12 сигналов и дополнительными формирователями сигналов 14, на которых независимо формируются сигналы чтения, считанные по одному и тому же разряду. Эти сигналы поступают на элемен60 счетчик количества стробирующих импульсов и инверторы.

Работа дополнительного формирователя уровня дискриминации, дополнительных дискриминаторов, стробирование дополнительных усилителей воспроизведения и управление группами, элементов И и ИЛИ осуществляется синхронно с работой блока 1 управления с помощью дополнительного блока 20 управления. t0

При поступлении сигнала считывания из блока 1 управления на ключи

2 Х и у происходит считывание сигналов по определенному адресу из накопителя 10, которые поступают на входы усилителей 8 считывания и входы 1 дополнительных усилителей 9 считывания. В этом же такте считывания с другого входа блока 1 управления запускается блок 5 задержки, по выходным сигналам которого (первый и вто- 20 рой выход) запускается и формируется длительность импульса строба на формирователе 6 стробирующих импульсов.

Выходной импульс формирователя стробирующих импульсов служит в качестве д стробирующего импульса для усилителей

8 считывания. По истечении некоторого наперед заданного времени по сравнению со стробирующим импульсом, поступившим на усилители считывания по управляющему импульсу из блока 1 управления, блок 5 задержки (третий и четвертый выход) запускает- и формирует длительность импульса строба для дополнительных усилителей 9. Это позволяет стробировать один и тот же сигнал чтения, поступивший из накопителя 10 дважды (аналогичная схема

ЗУ может быть выполнена и для многократного стробирования Ьдного и того же сигнала). 40 ты И 16 и элементы ИЛИ 15. В том слу-чае, если сформированы "1" формирователем сигналов 12 и дополнительным формирователем 14 сигналов, происходит запись "1" в числовой регистр 17.

Если же на элементы И 16 и элементы

ИЛИ 15 поступают разные информационные сигналы, т.е. "1" и "0", запись в числовой регистр 17 не происходит, а происходит поразрядная запись триггера 18 первой группы триггеров 21 второй группы, т.е. запись "0" или

"1" (или наоборот}. Перед этой записью триггеры первой и второй группы по сигналу с дополнительного блока 20 управления сбрасываются в "0" °

После записи информации s эти триггеры происходит опрос состояния триггеров путем подачи управляющего сигнала (потенциала) с дополнительного блока 20 управления на вторые входы элементов И 19 второй группы и вторые входы элементов И 22 третьей группы. В случае несоответствия с формированных сигналов в формирователе сигналов и в дополнительном формирователе 14 сигналов с выходов соответствующих разрядов элементов

И 19 второй группы и элементов И 22 третьей группы в дополнительный блок

20 управления поразрядно приходят сигналы "1" и "0" (или наоборот).

Это служит причиной выработки управляющего сигнала дополнительным блоком управления 20, который поступает в блок 1 управления на повторный опрос данного адреса слова или фиксации возможной информационной ошибки в данном слове. Такое воспроизведение одного и того же сигнала позволяет исключить информационную ошибку при определении считанного сигнала "1" или "0". Поэтому использование предлагаемого запоминающего устройства s цифровой вычислительной машине может удовлетворить повышенные технические требования к информационной надежности и исключить случайное воспроизведение ложной информации из-за случайных и квазидетерминированных помех. Внедрение такого запоминающего устройства будет способствовать эффективности использования не только запоминающего устройства, но и ЦВМ в целом.

Формула изобретения

Запоминающее устройство, содержащее накопитель, входы которого подключены через координатные ключи к первому входу основного блока управления, выходы накопителя через основные усилители считывания подключены к первым входам основных дискриминаторов, выходы которых подключены к входам основных формирователей сигналов, второй выход основного блока

809350

Составитель Л. Амусьева

Редактор А. Власенко Техреду(.Костелевич Корректор h1 Шарсти

Заказ 439/67

Тираж 656 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 управления через основной формирователь уровня дискриминации подключен к вторым входам основных дискриминаторов, а третий выход — через блок задержки подключен к выходам основного формирователя стробирующих импульсов, выход которого соединен с соответствующими входами усилителей считывания, и чнслоьой регистр, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены три группы элементов И, элементы ИЛИ, две группы триггеров и дополнительные формирователь стробирующих импульсов, формирова-. тель уровня дискриминации, дискримина-, торы, блок управления, формирователи 1% сигналов, усилители считывания, первый и второй входы дополнительных усилителей считывания подключены к одноименнъве входам основных усилителей считывания, а третий вход — к выходу Я дополнительного формирователя стробирующих импульсов, входы которого подключены к соответствующим выходам блока задержки, выходы дополнительных усилителей считывания соединены с первыми входами дополнительных дискриминаторов, выходы которых подключены к входам дополнительных формирователей сигналов, вторые входы дополнительных дискриминаторов подключены к выходу дополнительного формирователя уровня дискриминации, вход которого соединен с четвертым выходом основного блока управления, выходы основных и дополнительных формирователей сигналов подключены соответственно к первым входам элементов И первой группы и элементов ИЛИ, к вторым входам элементов И первой группы и.злементов ИЛИ, выходы элементов И первой группы и элементов

ИЛИ подключены непосредственно к входам числового регистра, а через триггеры — к одному из выходов дополнительного блока управлейия и первым входам элементов И второй и третьей групп, вторые входы и выходы которых подключены через дополнительный блок управления соответст-. венно к другому входу и первому выходу основного блока управления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 410154, кл. G 11 С 7/02, 1971.

2. Хранение информации в кибернетических устройствах. Под ред.

Л.П. Крайзмера. М., "Сов. радио", 1969, с. 294-307 (прототип).