Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Соаетскнк

Социалист нческни

Республнк

К АВТОРСКОМУ СВ ТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву(22) Заявлено 270479 (21) 2759503/18-24 с присоединением заявки як (23) ПриоритетОпубликоаано 280281.Бюллетень М 8

Дата опубликования описания 28 0281 (51)М. Кл З

G 11 С 11/00

Госуд&рст&еиный комитет

ССС P

ho AcJI&N изобретений н открытий (53) ЮК 681. 327. .66(088.8) (72) Автори изобретения

Н.Н. Буйнов и A Á ° Непомнящий (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах, интерпретирукщих програюсу записайную на языке высокого уровня, минимашинахр не имекщих программных средств динамического распределения памяти, а также для страничного обмена между оперативным запощлнакщим устройством и внешними запоминакщими устройствами.

Известно устройство для управления информацией и передачи информации, содержащее адресный блок, логические элементы, дешифратор (1) .

Однако сложная структура, примене- 1> ниф значительного количества оборудо.вания ограничивают область использования этого устройства.

Наиболее близким техническим решением к предлагаемому является динами- 2О ческое запоминающее устройство, которое содержит накопитель на статических триггерах, блок управления, первый и второй регистры адреса, счетчик, блок опроса и блок сравнения (2).

Однако в известном устройстве время обслуживания заявки на выдачу свободного блока памяти зависит от количества занятых уже блоков на этом

° уровне и от быстродействия счетчика. 30

Цель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство, содержащее накопитель, первый вход которого подключен к выходу дешифратора, первый регистр адреса, вход которого подключен к шине управления, второй регистр адре- са, выход которого подключен ко входу дешифратора, первый блок управления, первый вход которого подключен.к шине запроса, а второй — к шине контроля, введены второй блок управления, первый вход которого подключен к выходу первого регистра адреса, второй вход - к выходу первого блока управления, третий вход — к первому выходу накопителя, первый выход — ко второму входу накопителя, а второй выход - к третьему входу накопителя, и шифратор, вход которого подключен ко второму выходу накопителя, а выход — ко входу второго регистра адреса.

На чертеже представлена блок-схема устройства.

Запоминающее устройство содержит накопитель 1, первый регистр 2 адреса, дешифратор 3, второй регистр 4 адреса, первый блок 5 управления, шифратор 6, второй блок 7 управления, 809361 шину 8 запроса, шину 9 контроля и шину 10 управления.

Устройство работает следующим образом.

На первый блок 5 управления посту" пает сигнал запроса по шине 8, а на первый регистр 2 - номер уровня по шине 10 управления, который соответствует объему запрашиваемой памяти.

Вся распределяемая память объема 2" слов разделяется на блоки объема 2", ® ,2к- 2к- 2к л, lO

Все блоки памяти одного размера представляются статическим регистром. Следовательно, статических регистров в накопителе 1 столько, сколько существует различных размеров уровней па- О мяти. Совокупность регистров накопителя отображает структуру распределяе-: мой памяти в виде дерева. На каждом = уровне, начиная-с верхнего нулевого, :количество триггеров в регистре опре-..Щ деляется как 2, где 6 - текущий номер уровня.

По сигналам запроса и номера уров" ня первый блок 5 управления вырабатывает импульс, который поступает на второй блок 7 управления. Этот блок определяет первую свободную ячейку на этом уровне и соответствующей ей . триггер в накопителе 1, а также все | триггеры, связанные с данным по дре вовидной структуре и устанавливает их в единичное состояние, что свнде" тельствует о том, что соответствующий данной ячейке накопителя блок распределяемой памяти занят. В момент перехода триггера иэ нулевого . состояния в единичное сигнал с его . прямого выхода поступает на соответствуквций вход шифратора 6, который выдает адрес ячейки памяти, соответствующей выбранному триггеру. Этот. : QQ адрес поступает на второй регистр 4 адреса и с него выдается потребителю.

Шифратор 6 представляет собой .постоянное запоминающее устройство (ПЗУ) с потенциальными адресными шинами, ко.торое хранит номера адресов, соответствующие блокам распределяемой памяти б

Если все ячейки накопителя 1.оказались занятыми, то с первого блока

5 управления на шину 9 контроля выда ется сигнал сшибки.

При осврбождении какого-либо блока распределяемой памяти во второй регистр- 4 адреса принимается адрес освобождаемого блока, а на первый регистр 2 адреса поступает номер уровня., Второй регистр 4 адреса возбуждает одну из шин днанфратора 3, который соответствует номеру освобождаемого блока и обеспечивает установку в нулевое состояние соответствующего триггера.

В предлагаемом устройстве время задержки на обслуживание будет зависеть только от динамических свойств испольэуема» логических элементовсредней задержки распространения сиг нала и количества последовательных элементов, через которые этот сигнал: проходит.

Таким образом, дальнейшее повыаение быстродействия может быть достигнуто применением элементов с меньл

"С

Формула изобретения

Запоминающее устройство, содержа-, щее накопитель, первый вход которого подключен к выходу дешифратора, первый регистр адреса, вход которого подключен к шине управления, второй регистр адреса, выход которого подключен ico входу дешифратора, первый блок управления, первый вход которого подключен к шине запроса, а второй — к шине контроля, о т л и ч а ю щ е ес я тем, что, с целью повыаения быстродействия устройства, в него введены второй блок управления, первый вход которого подключен к выходу первого регистра адреса, второй вход - к выходу первого блока управления, третий вход - к первому выходу накопителя, первый выход - ко второму входу накопителя, а второй выход - к третьему входу накопителя, и шифратор, вход которого подключен ко второму выходу накопителя, а выход - ко входу второго регистра адреса. источники информации, принятые во внимание при экспертизе

1. Авторское. свидетельство СссР

9 514346, кл. 6 11 С 21/00, 1976.

2. Авторское свидетельство СССР по .заявке Р 2617017/18-24, кл. G 11 С 21/00, 1978 (прототип).

809361

Составитель В. ГОрдонова

Редактор И. Ковальчук Техред,И.Кастелевич КорректорГ- Решетник

Закаэ 440/68 Тираа 656 . Подписное

ВНИИПИ Государственного комитета СССР о делам изобретений:и открытий

113035, Москва., %-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Уагород, ул. Проектная, 4