"запоминающее устройство

"запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Сеюэ Сеаетскик

Социалистический

Республик .

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВ?ОРСКОМУ СЭИ ЙТЕЛЬСТВУ

<пу809369 (6t) Дополнительное к авт. сеид-ву (22) Заявлено 190679 (2t) 2773500/18-24 с присоединением заявки Ho— (23) Приоритет

Опубликовано 280281 Бюллетень Й9 8

Дата опубликования описания 280281 (51)М. Кл.3

G 11 С 11/00

Гасуяврстаеяямв кеиктет

СССР яв аеааи язобретеяяя я открытия (5З) УДК 681.327 (088.8) (72) Автор изобретения

А ° И. Савельев (7! ) Заявитель (54) ЗАПОИИНИОЩЕЕ УСТРОЙСТВО

Изобретение относится к запоминающим устройствам.

Известно устройство, в котором входы блока памяти соединены с выходами форьв рователей адресных и разрядных токов, входы которых соединены с блоком управления, а входы числового регистра соединены с выходами формирователей, выходы которых подключены к входам формирователей разрядных токов (Ц .

Недостатком этого устройства является низкая надежность.

Иэ известных устройств наиболее близким техническим решением к предлагаемому изобретению является запоминающее устройство на ферритовых сердечниках, в котором применяется импульс автостроба, формируемый при перемагничивании ферритового сердечника, идентичного остапьным сердечникам устройства, причем момент стробирования соответствует максимальному отношению амплитуд сигнала и помехи 2).

Недостатком этого устройства является отсутствие блоков и элементов для подавления случайных и квазидетерминированных помех, что снижает надежность устройства.

Цель изобретения - повышение надежности устройства путем использования коррелирования с эталонными сигналами и организации автоматического изменения - уровня дискриьянации.

Поставленная цель достигается тем, что в запоминающее устройство, содержащее накопитель, формирователи адресных токов, усилители, формирователи разрядных токов, блок управления, дискриминаторы сигналов, формирователи сигналов считывания, два формирователя эталонных сигналов и регистр числа, причем выходы блока управления подключены соответственно к входам формирователей адресных токов и первым входам формирователей разрядных токов, вторые входы которых соединены с выходом регистра числа, а выход — с первым входом накопителя, второй вход которого подключен к первым выходам формирователей адресных токов, вторые выходы которых соединены с входами формирователей эталонных сигналов, выходы дискриминаторов сигналов соединены с входами соответствующих формирователей сигналов считывания, выходы которых подключены к входам регистра числа, введены две группы корреляторов, сумматоры, фор809369 мирователь уровня сигналов дискриминации и коррелятор, причем выходы первого и второго формирователей эталонных сигналов соединены соответственно с первым входом коррелятора и первыми входами корреляторов первой группы и с вторым входом коррелятора и первыми входами корреляторов второй

1 руппы,. вторые входы корреляторов перой и второй групп подключены к соответствующим ныходам накопителя, а выходы — соответственно к входам усилителей, первый и второй входы сумматоров соединены соответственно с выходами усилителей, а выход — с первыми входами соответствующих дискриминаторов сигналов, вторые входы которых подключены к выходу формиронателя уровня сигналов дискриминации, вход которого подключен к выходу коррелятора.

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит накопитель 1, формирователи 2 адресных токов, формирователи 3 разрядных токов, блок 4 управления, первый 5 и второй б формирователи эталонных сигналов, коррелятор 7, первую 8 и вторую 9 группы корреляторов, усилители 10, формирователь 11 уровня сигналов дискриминации, сумматоры 12, дискриминаторы

13 сигналов, формирователи 14 сигналон счйтывания и регистр 15 числа.

Выходы блока 4 управления подключены соответственно к входам формирователей 2 адресных т:. ков и первым входам формирователей 3 разрядных токов, вторые входы которых соединены с выходом регистра 15 числа, а выход — с первым входом накопителя 1.

Второй вход накопителя 1 подключен к первым выходам формирователей 2 адРесных токов, вторые выходы которых соединены с входами формирователей эталонных сигналов 5 и 6-. Выходы дис криминаторов 13 сигналов соединены с входами соответствующих формирователей 14 сигналов считывания, выходы

Которых подключены к входам регистра 15 числа. Выходы первого 5 и второго б формирователей эталонных сигналов соединены соответственно с первым входом коррелятора 7 и первыми

1 вхрдами корреляторов первой группы 8 и Ь вторым входом коррелятора 7 и первыми входами корреляторов второй группы 9. Вторые входы корреляторов первой 8 и второй 9 групп подключены к соответствующим выходам накопителя

1, а выходы — соответственно к входам усилителей 10. Первый и второй входы сумматоров 12 соединены соответственно с выходами усилителей 10, а выходы - с первыми входами соответствующих дискриминаторов сигналов 13, вторые входы которых подключены к выходу формирователя 11 уровня сигналон дискриминации, вход которого подключен к выходу коррелятора 7, Устройство работает следующим образомом.

При с чи тын ании по си гналу из блока .4 управления формирователи 2 адресных токов вырабатывают адресные токи считывания, поступающие в накопитель 1, и ток, опрашивающий формиро:ватели эталонных сигналов 5 и б, формирующие соответственно эталонный сигнал "1" и эталонный сигнал "0".

Эталонный сигнал "1" подается на входы.корреляторон 8 первой группы, на другие входы которых приходят информационные сигналы из накопителя 1. Эти

15 же информационные сигналы из накопителя 1 поступают на вторые входы корреляторов 9 второй группы, на первые входы которых поступает эталонный сигнал "0".

Происходит двойная корреляция информаЩ ционных сигналов, т.е. корреляция с эталонным сигналом "1" и с эталонным сигналом "0". Эти корреляционные сиг налы поразрядно через усилители 10 поступают на сумматоры 12, где происходит их вычитание. Разностный корреляционный сигнал подается на дискриминаторы 13 сигналов. Такая корреляция информационных сигналов позволяет подавить помехи, пришедшие из накопителя 1 по разрядно-считывающим линиям, т.е. подавляются как случайные, так и кназидетермированные помехи, так как эталонные сигналы "1" и

"0" лишены помех, возникающих в накопителе 1. Это одно из услоний оптимального воспроизведения сигналов чтения за счет применения эталонных сигналов "1" и "0".

Оптимальное воспроизведение сигнала чтения достигается также за счет

40 того, что эталонные сигналы "1" и "0 подаются на коррелятор 7, с выхода которого сигнал подается на формирователь 11 сигналов уровня дискриминации, с которого подается напряжение дискри45 минации на дискРиминаторы 13 сигналов, Причем этот уровень сигнала дискриминации будет автоматически изменяться в зависимости от изменения сигналов считывания, поступающих с формирователей 2 адресных токов в накопитель 1, из-за изменения напряжения питания, температурных режимов и т.д. Таким образом, и двойная корреляция и возможность автоматического изменения уровня дискриминации позволяет сфорз5 миронать информационные сигналы чтения на формирователях 14 сигналов считывания а высокой информационной надежностью и помехозащищенностью тракта воспроизведения. Далее информациgg онные сигналы с формирователей 14 сигналов считынания подаются на входы регистра 15 числа, В такте записи предлагаемое запоминающее устройство работает обычныу у образом, т.е. запись происходит по

809 369

Составитель T Зайцева

Редактор Н. Кузнецова Техред ж. Кастелевич Корректор В. Бутяга

Заказ 440/68 Тираж 656 Подписное

ВНИИПИ Государственного кОмитета СССР по делам изобретений и открытий

113035, Москва, Z-35, Раушская наб., д ° 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 сигналу из блока 4 управления. При этом срабатывают формирователи 3 разрядных токов (в соответствии с кодом числа, находящегося в регистре 15 числа) и формирователи 2 адресных токов. Однако в такте записи эталонные элементы 5 и 6 не срабатывают.

Технико-экономическое преимущество предлагаемого устройства заключается в его повышенной надежности за счет введения сумматоров, корреляторов и формирователя уровня сигналов дискриминации.

Формула изобретения

1$

Запоминающее устройство, содержащее накопитель, формирователи адрес- ., ных токов, усилители, формирователи разрядных токов, блок управления, дискриминаторы сигналов, формирователи, щ сигналов считывания, два формирователя эталонных сигналов и регистр числа, причем выходы блока управления подключены соответственно к входам формирователей адресных токов и первым входам формирователей разрядных токов, вторые входы которых соедине- . ны с выходом регистра числа, а выходс первым входом накопителя, второй вход которого подключен к первым выходам формирователей адресных токов, Зо вторые выходы которых соединены с входами формирователей эталонных сигналов, выходы дискриминаторов сигналов соединены с входами соответствую-. щих формирователей сигналов считывания, выходы которых подключены к входам регистра числа, о т л и ч аю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит две группы корреляторов, сумматоры, формирователь уровня сигналов дискриминации и коррелятор, причем выходы первого и второго формирователей эталонных сигналов соединены соответственно с первым входом коррелятора и первыми входами корреляторов первой группы и с вторым входом коррелятора и первая входами корреляторов второй группы, вторые входы корреляторов первой и второй групп подключены к соответствукщим выходам накопителя, а выходы — соответственно к входам усилителей, первый и второй входи сумматоров соединены соответственно с выходами усилителей, а выходи - o первымн входами соответствующих дискриминаторов сигналов, вторые входы которых йодключены к выходу фор- мирователя уровня сигналов дискривщнации, вход которого подключен к выходу коррелятора.

Источники информации, принятые во внимание при экспертизе

1 ° шигин A.Ã. и Дерюгин А;А. Цифровые вычислительные машины. М., "Энергия", 1975, с. 221.

2. Патент CBR М 3641519, кл. 340174, опублик. 1972 (прототип).