Оперативное запоминающее устрой-ctbo c самоконтролем

Оперативное запоминающее устрой-ctbo c самоконтролем

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

/ с.

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 150679 (21) 2781265/18-24 (51)М. Кл.з

G 11 С 29/00 с присоединением заявки М

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет (53) УДК 681 ° 327 °. 6 (088.8) Опубликовано 280281. Бюллетень N9 8

Дата опубликования описания 08 ° 03 ° 81

И. А. Анучин, А. A Гаврилов, В. A Гаврилов В.А ПЕМИЦЕЙКО;. (72) Авторы изобретения

Институт электроники и вычислите ной ИЩНцкиАН Латвийской ССР нов, (71) Заявитель (54 ) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

С САМОКОНТРОЛЕМ,Изобретение относится к запоминающим устройствам в частности, к запоминающим устройствам со встроенными аппаратными средствами контроля, и может быть использовано в качестве оперативной памяти ЭВМ.

Известно устройство для обнаружения ошибок в памяти, содержащее память, схему адресации, регистр слов, логическую схему, схему индикации и компьютер (11.

Недостаток известного устройства состоит в том, что оно не обеспечивает локализацию неисправных микросхем памяти.

Наиболее близким по технической сущности к предлагаемому является устройство для контроля адресных цепей памяти, содержащее счетчик, соединенный с блоком памяти, схемы сравнения с элементом ИЛИ и блок управления, соединенный с блоком вентилей (21.

Недостатки известного устройства состоят в том, что, во-первых, оно не обеспечивает контроль запоминакхцих ячеек блока памяти, во-вторых, в нем не предусмотрена возможность локализации неисправных микросхем памяти.

Цель изобретения — повышение эффективности контроля за счет локализации неисправностей.

Поставленная цель достигается тем, что в устройство, содержащее блок памяти, адресные входы которого подключены к выходам счетчика, а управляющий вход — к первому выходу блока управления, управляющий вход счетчика подключен ко второму выходу блока управления, схему ИЛИ, входы которой подключены к выходам схемы сравнения, а выход— ко входу блока управления, блок вентилей, управляющий вход которого подключен к третьему выходу блока управления, введены дешифратор, входы которого подключены к выходам счетчика, а выходы — ко входам блока вентилей, первый мультиплексор, первые входы которого подключены к выходам блока вентилей, вторые входы — к выходам блока памяти, управляющий вход - к четвертому выходу блока управления, а третьи входы первого мультиплексора являются входами устройства, регистр, входы которого покдлючены к выходам первого мультиплексора, а выход — к информационным входам блока памяти, второй

809402 мультиплексор, первые входы которого подключены к выходам регистра, вторые выходы — к выходам дешифратора, а управляющий вход — к пятому входу блока управления, первый и второй блоки индкации, входы которых подключены соответственно к выходам второго мультиплексора и схемы сравнения.

На чертеже приведена блок-схема оперативного запоминающего устройства с самоконтролем.

Оно содержит блок 1 памяти, счетчик 2, регистр 3, схему 4 сравнения, элемент ИЛИ 5, блок б управления, дешифратор 7, блок 8 вентилей, первый и второй мультиплексоры 9 и

10, первый и второй блоки 11 и 12 индикации.

Устройство работает следующим образом.

В режиме работы с внешними устройствами информация для записи в блок

1 памяти поступает через мультиплексор 9 и регистр 3. При выводе информации она может быть считана из регистра 3, куда передается из блока 1 памяти через мультиплексор 9.

Как записываемая, так и считываемая информация индицируются блоком

11 индикации.

В режиме контроля блока 1 памяти блок 6 управления запрещает обмен информацией между блоком 1 памяти и внешними устройствами и переключается на управление работой встроенных аппаратных средств контроля.

Сущность контроля состоит в том, что в каждую ячейку памяти записывается номер функциональной группы (номер одной сменной платы или ее части, содержащей по одной микросхеме в каждом разряде), в которой.она находится. После такой записи во все ячейки памяти осуществляется последовательное считывание состояния всех ячеек и сравнение его с требуемым значением, которое выводится на индикацию.

В случае несовпадения индицируется номер функциональной группы, в котором содержится неисправная ячейка. Несовпадение на определенном разряде указывает на неисправный разряд соответствующей функциональной группы. Таким образом локализуется неисправная сменная плата, а н случае, если функциональная группа содержит по одной микросхеме в каждом разряде, можно указать неисправную микросхему памяти. С целью более полной проверки ячеек памяти описанный процесс повторяется с записью в память инверсных значений номеров функциональных групп.

В режиме контроля устройство работает следующим образом.

Блок 6 управления последовательно изменяет,состояние счетчика 2 и обеспечивает запись в ячейке блока 1 памяти кода, поступающего с дешифратора 7 через блок 8 вентилей, мультиплексор 9 и регистр 3.

Дешифратор 7 преобразует код адреса ячейки в код номера функциональной группы, в которой находится данная ячейка. Блок 8 вентилей передает код с выходов дешифратора 7,на вход мультиплексора 9 без изменения. После заполнения всех ячеек блока 1 памяти блок б управления устанавливает мультиплексор 10 на передачу информации с дешифратора 7, устанавливает режим считывания и начинает последовательно изменять состояние

Счетчика 2. Считываемая из блоха 1 памяти информация поступает в регистр 3 и каждый раз поразрядно сравнивается схемой 4 сравнивания с требуемой информацией, поступающей с

20 дешифратора 7 через блок 8 вентилей. Элемент ИЛИ 5 в случае несоответствия сравниваемых кодов фиксирует это и блок б управления прекращает считывание информации из 5 блока 1 памяти. При этом на блоке.

11 индикации индицируется номер неисправной функциональной группы, а на блоке 12 — неисправные разряды.

После фиксации индицируемой информации опрос блока 1 памяти продолжают. После окончания опроса блок 6 управления устанавливает блок 8 вентилей на инвертирование кода номера функциональной группы, поступающего с выходов дешифратора 7, и описанный выше процесс повторяется.

Локализация места неисправности осущестнляется путем последовательной адресации ячеек блока памяти

40 и записи в каждую из них номера функциональной группы (сменной платы или ее части, содержащей по одной микросхеме в каждом разряде), в которой соответствующая ячейка

45 находится. После этого осуществляется считывание содержимого блока памяти и сравнение содержимого каждой ячейки с номером функциональной группы, н которой она находится. В случае несовпадения индицируется номер функциональной группы и разряды, на которых обнаружено несоотнетствие. То же повторяется с записью инвертированной информации. Это позволяет понысить контролирующую способность средств встроенного контроля, обеспечивает возможность локализации неисправностей до уровня сменной платы и неисправной микросхемы памяти с выводом диагности60 ческой информации на индикацию.

Это дает возможность своевременно осуществлять замену отказавших сменных плат памяти на исправные, а также оперативно производить замеg5 ну неисправных микросхем в отказав809402

Формула изобретения

Составитель В.Гордонона

Редактор А.Власенко Техред М.Голинка

Корректор Г. Решетник

Заказ 442/70 Тираж 656

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент ", . Ужгород, ул. Проектная, 4 шей сменной плате, что позволит обойтись без специальных устройств диагностики блоков памяти для выявления дефектов.

Оперативное запоминающее устройство с самоконтролем, содержащее блок памяти, адресные входы которо- 1р го подключены к выходам счетчика,,а управляющий вход — к первому входу блока управления, управляющий вход счетчика подключен ко второму выходу блока управления, элемент ИЛИ, входы ко. торого подключены к вйходам схемы срав- 15 нения, а выход — ко входу блока управления, блок вентилей, управляющий вход которого подключен к тре тьему выходу блока управления, о т л и ч а ю щ е е с я тем, что, 20 с целью повышения надежности контроля за счет локализации неисправностей, в него введены дешифратор, входы которого подключены к выходам счетчика, а выходы — ко входам бло- 25 ка вентилей, первый мультиплексор, первые входы которого подключены к выходам блока вентилей, вторые входык выходам блока памяти, управляющий вход — к четвертому выходу блока управления, а третьи входы первого мультиплексора являются входами устройства, регистр, входы которого поключены к выходам первого мультиплексора, а выход — к информационным входам блока памяти, второй мультиплексор, первые входы которого подключены к выходам регистра, вторые входы — к выходам дешифратора, а управляющий вход — к пятому входу блока управления, первый и второй блоки индикации, входы которых подключены соответственно к выходам второго мультиплексора и схемы сравнения.

Источники инФормации, принятые во внимание при экспертизе

1. Патент CILIA Ф 4075466, кл. 324-122, опублик. 1978.

2. Патент Великобритании

Р 1365057, кл. G 4 С, С 4 А, опублик. 1974 (прототип).