Умножитель частоты

Умножитель частоты

Иллюстрации

Показать все

Реферат

 

и и SII 250

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 11.03.79 (21) 2735247/18-24 с присоединением заявки Хе (23) Приоритет (43) Опубликовано 07.03.81. Бюллетень Хе 9 (51) Ч Ул з

6 06 F 7/52

Государстоениый комитет

СССР по делам изобретений и открытий (53) УДК 681.325 (088.8) (54) УМНОЖИТЕЛЪ ЧАСТОТЪ1

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для умножения частоты в диапазонах низких и инфранизких частот при обеспечении равенства скважностей выходных и входных импульсных сигналов.

Известен умножитель частоты (1), содержащий генератор опорной частоты, делитель частоты, элемент задержки, счетчик, регистр памяти и управляемый делитель частоты.

Известен также умножитель частоты (2), содержащий генератор опорной частоты, управляемый делитель частоты, формирователь импульсов, блок управления, элементы И и ИЛИ, счетчики импульсов, группы элементов И и регистр памяти.

Наиболее близким по технической сущности к изобретению является умножитель частоты (3), содержащий делитель частоты, генератор опорной частоты, подключенный выходом к первым входам первого и второго элементов И, соединенных вторыми входами соответственно с прямым и инверсным выходами триггера, формирователь, вход которого подключен к входу импульсов умножаемой частоты, а выход — ко входу блока управления, соединенного первым выходом с управляющим входом первого регистра памяти, подключенного ииформационными входами к выходам разрядов первого счетчика, а выходами — к первым входам элементов И первой группы, выходы которых соединены с установочными входами второго счетчика, подключенного счетным входом к выходу дополнительного генератора опорной частоты и к первому входу схемы фиксации нулей, соединенной выходом с выходом умножителя

10 частоты, а остальными входами — с выходами разрядов второго счетчика, причем первый вход триггера подключен к первому выходу блока управления, соединенного вторым выходом с входом обнуления пер15 вого счетчика, счетный вход которого подключен к выходу первого элемента И, а второи вход триггера соединен через делитель частоты с выходом второго элемента И.

20 Такие устройства ие позволяют при умножении частоты обеспечить равенство скважности входных и выходных импульсов, что ограничивает его функциональные возможности.

25 Целью изооретеиия является расширение функциональных возможиостен за счет обеспечения скважиости выходных импульсов, равной скважности входных импульсов.

Эта цель достигается тем, что в умножи30 тель частоты, содержащий делитель часто811250

3 ты, генератор опорной частоты, подключенный выходом к первым входам первого и второго эле tcIITOII И, соедппспны . вторыми входами соответственно с прямым и инверсным выходами триггера, формирователь, вход которого подключен к входу импульсов умножаемой частоты, а вы Од к входу блока управления, соединенного первым выходом с управляющим входом первого регистра памяти, подк;почспногo информационными входами к выходам разрядов псрвого счетчика, а выходамп — и первым в. одам элементов И псргой группы, выходы которы соединены с установочными входами второго счетчика> введены вторые регистр памяти и группа элементов

И, третий счетчик и элемент ИЛИ, подключенный выходом ко входу обнуления первого счетчика, первым входом — к первому выходу блока управления, а вторым входом — к второму выходу блока управления и к управляющему входу второго регистра памяти, соединснпого информационными входами с выходами разрядов первого счетчика, счетный вход которого подключен через делитель частоты к выходу. генератора опорной частоты. Выходы второго регистра памяти соединены с первыми входами элементов И второй группы, выходы которых подключены к установочным входам ТрсТНего счетчика, а вторые входы — к инверсному выходу триггера, соединенного прямым выходом с выходом умножптеля частоты и с вторыми входами элементов И первой группы, а первым и вторым входами — с выходами обнулс1шя соответственно третьего и второго счетчиков. Счетный вход второго счетчика подключен к выходу первого элемента И, а счетный вход треТЬСГО СЧЕТв!ИК2 — Е ВЫХОДУ ВТОРОГО ЭЛЕМЕНта И.

На чертеже дана структурная схема умножителя частоты.

Умножитсль частоты содержит формирователь 1, вход которого подключен к входу импульсов умнов(аемой частоты, а выход — к входу блока управления 2. Блок управления соединен первым выходом с vllравляющи vl входом первого регистра 112мяти 3 и с первым входом элемента ИЛИ

4, а вторым выходом — с управляющим входом второго регистра памяти 5 и со вторым входом элемента ИЛИ 4. Выход элс»eHòà ИЛИ 4 подключен ко входу обнуления первого счетчика 6, работающего в режиме сум ii; ifpottatttfst. Выходы разрядов счетчика 6 сосдинеш>1 с информационнымп входами регистров 3 и 5. Счетный вход счетчика 6 подключен через делитель частоты 7 к выходу генератора опорной частоты 8 и к первым входам первого и BTOрого элементов И 9 и 10. Выходы регистра

3 соединены с первыми входами элементов

И первой группы 11, подключенных выходами к установочным входам второго счетчика 12, работающего в режиме вычитания импульсов. Счетчик 12 соединен счетным входом с выходом элемента И 9, а выходом обнуления — со вторым входом триггера

13, прямой выход которого подк.почсп к выходу умножителя частоты, второму в оду элемента И 9 и к вторым входам элементов

И группы 11. Выходы регистра 5 соединены с первыми входами элементов И второй

10 группы 14, подключенных выходами к установочным входам»ретьсго счетчика 15> работающего в ре5киме вычитания импульсов.

Счетчик 15 соединен счетным входом с вь,ходом элемента И 1О> а выходом обпулс1» HII5I — с Tpстьпь входох(триГГер2 13, инверсный выход которого подкл1очсн к второму входу элемента И 10 и к вторым входам элементов И группы 14. Делитель частоты 7 может быть выпо IHcH управляемым.

20 Умно>китель частоты работает следующим образом.

Входной сигнал jn,, период повторения которого равен сумме длительности импульса ти„ If длите;и ности паузы тп,, поступает на вход формирователя 1, который формирует из него прямоугольные импульсы, поступающие па вход блока управления 2. I la первом выходе блока управления 2 импульсы короткой длительности появляются з момент пача 12 паузы умножаемого сигнала, 2 12 Htopo>1 Hit.;ogc — в момспт начала импульса умпожасмого сш.нала. Блок управ»ci! H 2 может быть реализован, например, на двух одповибратозб рах и инвсрторс, которып 11одключсн входом к Вхо.IУ Олока У!11»ав;Iепня и и o (oä > первого Одповибратора, а выходом -- к входу другого однов1:братора. Выходы одновибраторов соединены с соответствующими

40 выходами блока управления. Одновибраторы формируют выходные импульсы короткой длительности при положительных перепадах па их вхо,»ах.

Импул;>сы с выходом блока управлсш;я

45 2 чсрсз элсмс.tr ИЛИ 4 Осуществляют Обнуление счстч1 1(2 6 перед началом очередного I.". !I ó tüc2 и Ill паузы входного сигна:;а. (спсратор 8 непрерывно запо;ilifieT счетчик 6 импульсамп опорной частоты j» про >О шсдLIIIIixtit чсpc2,Lc.1итс;1:> ч2стот1»1 7 с коэффициентом дслс гия К. В те1спис длительност. Ii:1;1ульса входпогo сигнала па c IcTчик 6 поступит количествu»импульсов Л „, равное

J2 » ивх

>>и — — у

С началом паузы входного сигнала импульс с первого выхода блока управлсш1я

2 перепишет число Л „в регистр памяти 3

0>0 и затем сбросит счетчик 6 в пулевое состояние. В течение последующей паузы входного сигнала на счетчик 6 поступит число импульсов Л,ь равное

-ив fi>

6д

N„==

811250

40 бО

С началом последнего импульса входной умножаемой частоты будет сформирован сигнал на втором выходе блока управления

2. Этот сигнал перепишет число N в регистр памяти 5 и затем обнулит счетчик 6.

Далее описанный выше процесс счета и запоминания чисел N„, Ж„повторяется в каждом периоде входного сигнала.

Одновременно с этим процессом идет процесс формирования выходного сигнала умножителя частоты. Пусть в рассматриваемый момент времени триггер 13 находится в единичном состоянии, тогда число

У„переписывается из регистра 3 в счетчик

12 через группу элементов И 11. Поскольку при этом элемент И 9 открыт, то импульсы опорной частоты поступают на счетчик 12, уменьшая его содержимое. Когда счетчик 12 обнулится, импульс с выхода этого счетчика переведет триггер 13 в нулевое состояние. При этом элемент И 9 и группа элементов И 11 закроются, а откроются элемент И 10 и группа элементов

И 14. Через открытую группу элементов И

14 число N перепишется из регистра памяти 5 в счетчик 15, а импульсы опорной частоты с выхода элемента И 10 начнут поступать на вход счетчика 15, уменьшая его содержимое. Когда счетчик 15 обнулится, импульс с его выхода снова переключит триггер 13 в единичное состояние, при котором на его прямом выходе появится единичный уровень, отпирающий элемент И 9 и группу элементов И 11, и далее процесс повторяется. Соответственно длительность импульсов т„„„и паузы т, „выходного сигнала умножителя частоты (с прямого выхода триггера 13) будут ивх и х в

""вых К " "вых К а частота выходного сигнала будет равна

/вых: < f ax.

При этом скважность выходных импульсов, определяемая как отношение длительности периода выходного сигнала к длительности импульса выходного сигнала, будет равна скважности входных импульсов.

Таким образом, рассмотренный умножитель позволяет обеспечить равенство скважностей выходных и входных импульсов при умножении частоты, что расширяет функциональные возможности умпожителя, так как скважность входных импульсов может нести дополнительную информацию о процессе.

Формула изобретения

Умножитсль частоты, содержащий делитель частоты, генератор опорной частоты, 10

25 зо

55 подключенный выходом к первым входам первого и второго элементов И, соединенных вторыми входамп соответственно с прямым и инверсным выходамп триггера, формирователь, вход которого подключен к входу импульсов умножаемой частоты, а выходом — к входу блока управления, соединенного первым выходом с управляющим входом первого регистра памяти, подключенного информационными входами и выходам разрядов первого счетчика, а выходами — к первым входам элементов И первой группы, выходы которых соединены с установочными входамп второго счетчика, отличающийся тем, что, с целью расширения функциональных возможностей за счет обеспечения скважности выходных импульсов, равной скважности входных импульсов, в умножитель частоты дополнительно введены вторые регистр памяти и группа элементов И, третий счетчик и элемент ИЛИ, подключенный выходом к входу обнуления первого счетчика, первым входом — к первому выходу блока управления, а вторым входом — к второму выходу блока управления и к управляющему входу второго регистра памяти, соединенного информационными входами с выходами разрядов первого счетчика, счетный вход которого подключен через делитель частоты к выходу генератора опорной частоты, причем выходы второго регистра памяти соединены с первыми входами элементов И второй группы, выпходы которых подключены к установочным входам третьего счетчика, а вторые входы — к инверсному выходу триггера, соединенного прямым выходом с выходом умножителя частоты и с вторыми входамп элементов И первой группы, а первым и вторым входамп — с выходами обнуления соответственно третьего и второго счетчиков, причем счетный вход второго счетчика подключен к выходу первого элемента И, а счетный вход третьего счетчика — к выходу второго элемента И.

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

¹ 561185, кл. G 06 Г 7/39, 1975.

2. Кирианакп Н. В. и др. Методы и устройства цифрового измерения низких и инфранизкпх частот. Львов, «Высшая школа», 1975.

3. Авторское свидетельство СССР

¹ 503238, кл. G 06 Г 7/52, 1974 (прототип).

811250

Составитель С. Казииов

Техред Т. Трушкина

Корректор 3. Тарасова

Редактор Л, Утехина

Типография, пр. Сапунова, 2

Заказ 356/1 Изд. № 187 Тираж 749 Подписное

НПО «Поиск» Государственного комитета ССС1з по делам изоопетсний и открытий

113035, Москва, Я-35, Раушская наб., д. 4/5