Устройство адаптации

Устройство адаптации

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<>813358 ф 1 !

Ъ

° . °

„/ -=(61) Дополнительное к авт. свид-ву (22) Заявлено 040179 (21) 270á572/18-24 (Я) . Кл з

G 05 В 13/02 с присоединением заявки ¹

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет

Опубликовано 1503.81.Бюллетень ¹ 10 (53) УДК 82-50 (088 ° 8) Дата опубликования описания 15pg81 (72) Автор изобретения

A.A. Веселов

Калининский политехнический институт Ъ

f (71) Заявитель ч (84) УСТРОЙСТВО АДАПТАЦИИ

Изобретение. относится к адаптивным системам и может быть использовано для адаптации настроек регуляторов при регулировании объектов, параметры которых и условия внешней среды меняются в широких пределах.

Известны блоки адаптации содержащие дифференциатор, вход которого соединен со входом первого блока определения модуля, второй блок определения модуля, блок деления, второй вход которого подключен к выходу первого блока определения модуля, сумматор, второй вход которого подключен к выходу блока формирования 15 уставки, ограничитель линейной эоны и инерционное звено (1).

Недостаток этих блоков заключается в низком качестве процесса адаптации из-эа наличия значительной ко- 20 лебательности адаптируемого параметра, вызванной тем, что выходной параметр блока адаптации Формируется в соответствии с соотношением двух периодических сигналов модуля ошибки регулирования и модуля ее производной.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому является блок адап- 30 тации содержащий последовательно со-, единенные дифференциатор, первый блок определения модуля, первый сумматор, первые реле, интегратор и второй сумматор, первый вход которого соединен со вторым входом первого сумматора, а второй вход — с выходом первого формирователя уставки, и последовательно соединенные второй блок определения модуля, третий сумматор, второе реле, второй интегратор и четвертый сумматор, первый вход которого соединен со вторым входом третьего сумматора, а второй входс выходом второго формирователя уставки f2j..

Недостатками этого блока адаптации являются низкое качество и малая точность адаптации ввиду колебательного характера движения формируемого сигнала к своему установившемуся значению из-за того, что корректирующий коэффициент формируется в блоке деления, на входы которого поступают периодические сигналы оценки модулей ошибки регулирования и ее проиэводнойу низкой точности подстройки, из-за того, что при формировании адаптируемого параметра не учитываются результаты предыдущей адаптации.

813358

Формирователь адаптируемого коэффициента содержит последовательно соединенные блок умножения, пятый сумматор, пятое реле, третий интегратор, шестой сумматор, шестое реле, 5 четвертый интегратор, четвертый логический блок и логический иквертор,,выход которого соединен со вторым входом шестого реле, выход четвертого интегратора соединен с первым

)Q входом блока умножения и вторым вхо дом шестого сумматора, выход третьего интегратора соединен со вторым входом пятого сумматора, первый вход которого соединен са вторым входом четвертого логического блока, вход формирователя адаптируемого коэффициента соединен со вторым входом блока умножения, выход четвертого логического блока соединен со вторым входом пятого реле.

На чертеже представлена структурная схема блока адаптации.

Цель изобретения — повышение точности устройства при изменении параметров объекта и внешних помех.

Поставленная цель достигается тем, .что устройство адаптации содержит первый логический блок, последова-. тельно соединенные второй логический блок, Формирователь коэффициента коррекции и формирователь адаптируемого коэффициента, выход первого сумматора соединен с первым входом второго логического блока и вторым входом ФОрмирователя коэффициента коррекции, а через первый логический блок — со вторым входом первого реле, выход третьего сумматора соединен со вторым входом второго логического блока, выход второго.и четвертого сумматоров соединены сооТВетсT.">еннО с TpF-" Ãьим и четверть1м входами ФОрмирователя коэффициента

KoppBI:.II:ли, выход второгG логического блока соединен со вторым входом первого логического блока, первые входь1 второго и четвертого сумматоров ooeäèíåíû соответственно с пятым и шеcтым вхОдами ФОрмирОвателя коэффициента коррекции; второй лоГИЧЕС .;Ий бЛОК СОДЕРЖИТ ПОСЛ ;OBc TBJIh ко соединенные первый и второй Функциональные преобразО атели, первый вход второго логического. блока соединен с первым входом первого Функци- 4О онального преобразователя и вторым

- входом второго Функционального преОбразователя, второи вход — со вторым входом первого Фуккциокалького преобразователя и третьим входом второго Фуккциокаль.зогo преобразователя, а выход — с выходом второго функционального преобразователя и третьим входом первого Функционального преобразователя; формирователь коэффициента коррекции содержит третье реле и последовательно соединенные третий логический блок, чет" нертОе реле и блок деления, выход которого соединен с выходом формирователя коэффициента коррекции, а выхоц третьего логического блока чЕрез третье реле соединен со вторым входом блока деления, первый, второй, третий и четвертый входы формирователя коэффициента коррекции соединены с соответствующими входами третьего логического блока, а пятый и шестой входы — соответственно со вторыми входами третьего и четвертого реле;

Устройство адаптации работает следующим образом.

Сигнал, определяющий величину адаптируемого параметра регулятора формируется в блоке 24 в соответствии с выражением:

К,, (t) =К, (o)+ У f X „(t)P-iC (t) 1а (1) где: К (о) — зЪачеййе выходного сигРа нала интегратора 24 в момент пуска блока адаптации;

К „(t) — значение выходного сигнала интегратора 23, соответствующее значение выходного сигнала интегратора 24 до начала процесса очередной подстройки;

60 г — п ос тоя ни ая в еличина характеризующая коэффициент усиления интегратора 24; ,И вЂ” корректирующий коэффицициент.

Кроме того, отношение сигналов оценки максимальных значений модулей ошибки и ее производной, определенной на участках переходных процессов где модуль ошибки регулирования возрастает, не зависит от коэффициента силения объекта регулирования, что приводит к неверному формированию адаптируемого параметра, Устройство содержит дифференциатар 1, первый и второй блоки определения модуля 2 и 3, первый, третий, второй, четвертый„пятый и шестой сумматоры 4 — 9, первый и второй

Фу кциональные преобразователи 10,11, первый логический блок 12, третий логический блок 13, четвертый логический блок 14, второе и первое реле

15,16, четвертое, третье, пятое .и шестое реле 17 — 20, второй, первый, четвертый и третий интеграторы 21

24, блок 25 деления, блок 26 умножения, второй и первый формирователи

27,28. Уставки, логический инвертор

29, второй логический блок 30,формирователь 31 коэффициента коррекции и формирователь 32 адаптируемого коэффициента.

813358

1 пРи 1Е(t)j>f,(t) !

20

Сигнал, определяющий значение К „() формируется в интеграторе 23 следуюWM образом:

y,,Í(t) Рн(О) 5 „с (К (1) „Ф)ж, () где: К (о) — значение выходного сигPN нала интегратора 23 в момент пуска устройства адаптации; постоянная величина, характеризующая коэффициент усиления интегратора 23.

Логический блок 14 формирует выходной сигнал:

%=

I пРи Крн )П<К н (М

0 при K. Ь.=К

PH PH

Реле 17 и 18 формирует выходные сигналы

Е,(), ($ 6. (t) ппи Ь=0и1Е Ц<Е иЕ Фи „>У.

d. д пРи ВфО ипи@Ф)1>6 или6 (G" или (У

25 (4-) где 6. — зафиксированный интегратором 21 сигнал оценки очередного максимального значения 30 модуля ошибки регулирования.; б — сигнал оценки очередного максимального значения модуля производной от ошибки регулирования, заФиксиРован- 35 ный интегратором 22 на участках переходного процесса, где ошибка регулирования под действием регулятора умень. шается.

Реле 15 Формирует выходной сигнал:

ДЕ()-K (Я ПРи le(t)1(6„(.ь)

aex ()

1п()- „Ю гни 1z(t)1 >Е,() 45 где (t) — сигнал оценивающий макси1 мальные значения модуля ошибки регулирования Е() .

Реле 16 формирует выходной сигнал:

50. К (44И„ (М);ио п и В о и 1п ()1<8„® @((,) (!,.(,)),е(„)) р, при e=-o и ld(t)1>e () 0(K <се

55 где е (t) - сигнал, оценивающий максимальные значения модуля производной от ошибки ре- 60 гулирования а„() на участках переходйых процессов, где ошибка регулирования под действием регулятора уменьшается. 65

Логический блок 11 формирует выходной сигнал:

0 п и A=0 16(t)1 >Е„(t)

Ъ пйи hp0 или g(t)1(f,(4) Функциональный преобразователь 10 формирует выходной сигнал:

no 1е(йЦ>6„(a) ппи 5+0 или 16(t)1>0(t) и В И<К,() (8) ппи В=О и ЩЦ)а6„() Система автоматическоГо регулиро» вания включает сумматоры, объект регулирования, регулятор, и блок адаптации.

При подаче на вход объекта регулирования (на чертеже не показан) возму"

1 щения f величина сигнала модуля ошибки регулирования 6() будет расти. В соответствии с (5) входной сигнал интегратора 21 6„э„ (t) = 1 (t)l — б,() и на выходе последнего начинает формироваться сигнал. оценки максимального значения модуля ошибки регулирования 6„(t). Одновременно на выходе логического блока 10 в соответствии с (8) появляется сигнал соответствующий логической единице. После достижения сигналом модуля ошибки регулирования 16 (t)l своего максимального значения в соответствии с (5) реле 15 переключается, что приводит к ослаблению входного сигнала интегратора 20, на выходе которого при этом фиксируется величина сигнала Е„(). Так как величина сигнала ошибки регулирования начинает уменьшаться, то начинает возрастать выходной сигнал блока 2 ф (t)l . Это приводит к тому, что на выходе логического блока 11 в соответствии с (7) появляется сигнал соответствующий логическому нулю(В=О) и,в соответствии с (б), на выходе реле 16 появляется, сигнал равный k,,„ „(t)

16(t)1 — 6„(t) . На выходе ййтегратора 22 при этом формируется сигнал оценки максимального значения модуля производной от ошибки регулирования R,(t) на участке переходного процесса, где ошибка регулирования под действием регулятора уменьшается.

После достижения сигналом Jg„ (t)1 своего максимального значения на вы" ходе логического блока 10 в соответствии с (О) появляется сигнал соответствующий логической единице.

Одновременно происходит переключение реле 16 в соответствии с (6) и на выходе интегратора 21 фиксируется величина сигнала 1, (t). При условии, что фиксированные значения сигналов

8i33S8

<„(t) и F,(t) больше значений определяемых заданной зоной нечувствительности Х, и Д, на выходе логического блока 13 появляется сигнал, при котором реле 17 и 18 в соответствии с (4) переключается и на выходе блока деления 25 появляется сигнал, соответствующий корректирующему коэффициенту. Далее, если выходной сигнал интегратора 23 отличается от выходйого сигнала блока деления на величину достаточную для того, чтобы на выходе логического блока 14 произошла смена логического сигнала в соответствии с (3) с логического нуля до логической единицы, срабатывает реле

19 и,в соответствии с (1),на выходе интегратора 24 формируется сигнал соответствующий, адаптируемому относительно своего начального значения К рн(} и значения поправочного коэффициента р = б )Р„,, параметру.

5 ак только начинается очередной процесс формирования новых значений сигналов 6-,(t} и 1(1}, значение р- стает равным =1 и на выходе логического блока 14 появляется сигнал равд. .ный логическому нулю, что приводит, в соответствии с (1) и (3), к обрыву посредством реле 19 входного сигнала интегратора 24, значение выходного сигнала которого при этом фиксируется. На выходе логического инвертора появляется логическая единица и на входе интегратора 23, ввиду того, что контакты реле 20 замыкаются, формируется новое начальное значение сигнала адаптируемого параметра в соответствии с (2). Далее процесс повторяется, Блок адаптации с алгоритмом функционирования, определяемым формулами (I) †(8), целесообразно использовать для самонастройки коэффициентов усиления регуляторов в системах автоматического регулирования промыаленными объектами, "характеризующимися наличием инерционностей и запаздывания, причем параметры объекта:

К вЂ” коэффициент усиления; Т вЂ” постоянная времени и .ь — запаздывание в процессе регулирования, могут меняться в широких пределах, Изменение параметров объекта приводит к тому, что переходные процессы становятся колебательными, колебательно неустойчивыми; или апериодическими, настолько медленными, что перестают удовлетворять требованиям на качество переходного процесса.

В первом случае сигнал К н (), формируемый блоком адаптаций уменьшается до величины,еа К >„(t) эа счет того, что значение корректирующего коэффициента,а (кроме случая, когда,и= †" = 1 ), вычисленное в течение д. полуволны переходного процесса, меньше единицы. Если изменять коэффициент усиления регулятора в системе автоматического регулирования пропорционально выходной величине блока адаптации, то это приводит к уменьшению общего коэффициента усиления контура регулирования и повышению ус тойчив ос ти .

Во втором случае выходной сигнал блока адаптации увеличивается до величины и K рн() определяемой значением корректирующего коэффициента,ж и начальным значением адаптируемого параметра, которое в случае, Если p=

=1, меньше единицы, если пропорционально выходной величине блока адаптации изменять коэффициент усиления ругулятора„ то коэффициент контура

15 регулирования увеличивается, что приводит к улучшению качества переходных процессов.

Формула изобретения

1 Устройство адаптации, содержащее последовательно соединенные дифференциатор, первый блок определения модуля, первый сумматор, первое реле, интегратор и второй сумматор, первый вход которого соединен со вторым входом первого сумматора, а второй входс выходом первого формирователя установки, и последователно соединенные в торой блок определения модуля, третий сумматор, второе реле, втоРой интегратор и четвертый сумматор, первый вход которого соединен со вторым входом третьего сумматора, а второй вход - c выходом второго формирователя уставки, о т л и ч а ю щ е е с я тем, что, с целью повышения точности устройства при изменении параметров объекта и внешних по40 мех устройство адаптации содержит первый логический блок; последовательно соединенные второй логический блок, формирователь коэффициента коррекции и Формирователь адаптируемого коэффициента, выход первого сумматора соединен с первым входом второго логического блока и вторым входом формирователя коэффициента коррекции, а через первый логический блок - co вторым входом первого реле, выход третьего сумматора соединен со вторым входом второго логического блока, выход второго и четвертого сумматоров соединены соответственно с третьим и четвертым входами Фор55 ми ров а тел я коэффициента коррекции, выход второго логического блока соединен со вторым входом первого логического блока, первые входы второго и четвертого сумматоров соединены

g() соответственно с пятым и шестым входами Формирователя коэффициента коррекции.

2. Устройство по и. 1, о т л и ч ающее с я тем, чтовторойло65 гический блок, содержит последова813358

10 тельно соединенные первый и второй функциональный преобразователи, пер вый вход второго логического блока соединен с первым входом первого

Функционального преобразователя и вторым входом второго функционального преобразователя, второй входсо вторьм входом первого Функционального преобразователя и третьим входом второго Функционального пре образователя, а выход - с выходом второго функционального преобразователя и третьим входом первого

Функционального преобразователя.

3. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что формирователь коэффициента коррекции содержит третье реле и последовательно соединенные третий логический блок, четвертое реле и блок деления, выход которого соединен с выходом

Формирователя коэффициента коррекции р выход третьего логического блока через третье реле соединен со вторым входом блока деления, первый, второй, третий и четвертый входы формирователя коэффициента коррекции соединены с соответствующими входами третьего логического блока, а пятый и шес- той входы — соответственно со вторыми входами третьего и четвертого реле.

4. Устройство адаптации по и. о т л и ч а ю М,t « <. тем, что формирователь адаптируемого коэффициента содержит последовательно соединенные блок умножения, пятый сумматор, пятое реле, третий интегратор, шестой сумматор, шестое реле, чет-. вертый интегратор, четвертый логический блок и логический инвертор, выход которого соединен со вторым входом шестого реле, выход четвертого интегратора соединен с первым входом блока умножения и вторым входом шестого сумматора, выход третьего интегратора .соединен со вторым входом пятого сумматора, первый вход которого соединен со вторым входом четвертого логического блока, вход формирователя адаптируемого коэффициента соединен со вторым входом блока умножения, выход четвертого логического блока соединен со вторым входом пятого .реле.

Источники информации, принятые во внимания при экспертизе

1. Авторское свидетельство СССР

9 451983, кл, G 05 В 13/00, 1975, 2. Емельянов С.В. и др. Универсальная унифицированная система управления и переменной структуры, ч. 2 Регулирующие модули, приборы и система управления Р 1, 1974, с. 5-б (прототип).

813358

Составитель A Лащев

Техред A. Бабинец Корректор Н. Стец

Редактор И. Касарда

Заказ 770/58

Тираж 940 Подлиеное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4