Логический модуль

Логический модуль

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик ()))813409 (61) Дополнительное к авт. свид-ву— (22) Заявлено 24.04.78 (21) 2623228/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл.з

G 06 F 7/00

Государственный комитет

Опубликовано 15.03.81. Бюллетень № 10

Дата опубликования описания 25.03.81 до делам изобретений и открытий (53) УДК 681.327 (088.8) (72) Авторы изобретения

С. К. Фирсов, В. А. Шабельский, В. 3. Гольб и А. Л. Макаровски

Проектный институт Хотьковскогg научно-производственного объединения «Лакофаспощытйе»

1 (71) Заявитель (54) ЛОГИЧЕСКИИ" МОДУЛЬ

Изобретение относится к управлению технологическими процессами и может быть использовано, например, для управления процессом нанесения покрытий с помощью пневмораспылителей.

Известен логический модуль, содержащий элементы И, ИЛИ, НЕ (1).

Недостатком его является невозможность обработки аналоговых сигналов.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому является логический модуль, содержащий два канала, каждый из которых содержит первый элемент ЗАПРЕТ, блок памяти и реле времени, причем информационный вход первого элемента ЗАПРЕТ первого канала соединен с запрещающим входом первого элемента НЕ второго канала и является первым входом модуля, имеющего сенсорные датчики(2).

Недостатком его является невозможность отрабатывать аналоговые сигналы.

Цель изобретения — расширение области применения за счет возможности обработки как аналоговых так и дискретных сигналов.

Поставленная цель достигается тем, что логический модуль содержит элемент ИЛИ и кроме того в каждом канале второй и третий элементы ЗАПРЕТ и элемент НЕ, причем в каждом канале выход первого элемента ЗАПРЕТ соединен с запрещающим входом второго элемента ЗАПРЕТ, выход которого соединен с первым входом блока памяти, выход которого подключен через реле времени к запрещающему входу третьего элемента ЗАПРЕТ, выход третьего элемента ЗАПРЕТ второго канала соединен со вторым входом блока памяти первого канала и со вторым запрещающим входом третьего элемента ЗАПРЕТ первого канала, выход которого подключен к первому входу элемен15 та ИЛИ, второй вход которого является вторым входом модуля, а выход является первым выходом устройства, выход блока памяти первого канала соединен с информационным входом первого элемента ЗАПРЕТ второго канала и через элемент НЕ первого

2о канала — со вторым входом блока памяти второго канала, причем запрещающий вход первого элемента ЗАПРЕТ первого канала и выход второго элемента ЗАПРЕТ первого

813409 го

Формц.га изобретения дуля.

S0 канала являются соответственно третьим входом и третьим выходом модуля, а второй запрещающий вход второго элемента

ЗАПРЕТ первого канала является четвертым входом модуля.

На фиг. 1 представлена схема модуля; на фиг. 2 — пример соединения двух модулей.

Логический модуль содержит входы и 2, первый элемент 3 3AIIPET первого канала, второй элемент 4 ЗАПРЕТ первого канала, элемент б HE первого канала, блок

7 памяти первого канала, реле 8 времени первого канала, третий элемент 9 ЗАПРЕТ первого канала, элементы ИЛИ 10, первый выход 11 модуля, вход 12 модуля, третий элемент 13 ЗАПРЕТ второго канала, реле

l4 времени второго канала, блок 15 памяти второго канала, второй выход 16 модуля, элемент НЕ 17 второго канала, второй элемент 18 ЗАПРЕТ второго канала, первый элемент 19 3AI1PET первого канала, четвертый вход модуля 20.

Модуль работает следующим образом.

Информирующий сигнал 1 при подаче питания на элементы и блоки устройства через элементы 3 и 4 проходит на блок 7 памяти и через него на реле 8 времени, где выдерживается по времени и подается, через элемент 9 ЗАПРЕТ и элемент ИЛИ 10 на выход 11 устройства, при этом через элемент 19 ЗАПРЕТ второго канала по сигналу от блока 7 памяти первого канала блокирован второй канал, а при снятии положительного сигнала 1, т. е. при отсутствии его — — блокировка элемента 19 снимается, сигнал I10 второму каналу через второй элемент ЗАПРЕТ 18 проходит на блок 15 IIaмяти, через него на реле 14 времени и через элемент 13 ЗАПРЕТ на блок 7 памяти и элемент 9 ЗАГIРЕТ первого канала.

ГIри получении за это же время второго сигнала, его принимает и обрабатывает второй модуль, который через выход 5 на вход

20 первого блока блокирует элемент 4 ЗАI I PET первого модуля, причем последовательность прохождения сигнала осуществляется так же, как в первом модуле.

Таким образом, при получении первого положительного сигнала его обрабатывает первый модуль, причем второй модуль блокируется, при снятии положительного сигнала разблокируется второй модуль и при получении второго положительного сигнала он обрабатывается вторым модулем, при этом первый модуль блокируется.

При обработке трех и более последовательно поступающих положительных сигналов логические модули, сведенные в блок, работают в последовательности, где каждый и-й логический модуль обрабатывает свой сигнал, блокируя последующий и сам блокируется предыдущим, причем вход для г5

25 зо

3$

45 и-го количества модулей, соответсгвующих п-му количеству сигналов — один, при этом один и выход из блока.

Предлагаемое устройство выгодно отличается от известного тем, что позволяет обрабатывать аналоговые и дискретные сигналы, безопасно и надежно в эксплуатации, устанавливается в непосредственной близости от исполнительных механизмов.

Логический модуль, содержащий два канала, каждый из которых содержит первый элемент ЗАПРЕТ, блок памяти и реле времени, причем информационный вход первого элемента ЗАПРЕТ первого канала соединен с запрещакицим входом первого элемента ЗАПРЕТ второго канала и является первым входом»одуля, оТ.ø÷àIoùèéñÿ тем, что, с целью расширения области применения за счет возможности обработки как аналоговых так и дискретных сигналов, он содержит элемент ИЛИ и кроме того в каждом канале второй и третий элементы ЗАI II ET и элемент НЕ, причем в каждом канале выход первого элемента ЗАПРЕТ соединен с запрещающим входом второго элемента ЗАПРЕТ, выход которого соединен с первым входом блока памяти, выход которого подключен через реле времени к загрещакгщему входу третьего элемента ЗАПРЕТ. выход третьего элемента ЗАПРЕТ втopoI о канала соединен со вторым входом блока памяти первого канала и со вторым запрещающим входом третьего элемента ЗАПРЕТ гервого каналы, выход которого подключен к первому входу элемента ИЛИ, второй вход которого является вторым входом модуля, а выход является первым выходом устройства, выход блока памяти первого канала соединен с информационным входом первого элемента ЗАПРЕТ второго канала и через элемент НЕ первого канала со вторым входом блока памяти второго канала, выход которого через элемент НЕ второго канала соединен со вторым выходом модуля, причем запрегцаюгций вход первого элемента ЗАПРЕТ первого канала и выход второго элемента ЗАПРЕТ первого канала являю гся соответственно третьим входом и третьим выходом модуля, а второй запрещающий вход второго элемента запрета первого канала является четвертым входом»оИсточники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 275524, кл. Ci 06 Г 7,00, 1969.

2. Патент CLUA № 3682131, кл. ) 18 — -2, 1972 (прототип).

813409

Рае. /

5 фиг. 2

Составитель F.. Пупырев

Редактор И. Кааарда Техред А. Бойкас Корректор Н. Бабннец

Заказ 285/61 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, K — 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4