Устройство для определения достовер-ности передачи двоичной информации

Устройство для определения достовер-ности передачи двоичной информации

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

СоЦиалистическик

Реслублик (ii)813805 (61) Дополнительное к авт. свид-ву № 274152 (22) Заявлено 16.04.79 (21) 2755208/18-09 с присоедине ием заявки №вЂ” (23) Приоритсг—

Опубликовано 15.03.81. Бюллетень №10

Дата опубликования описания 25.03.8! (51) М. Кл з

Н 04 L 1/00

Н 04 В 3/46

Гаоударотаоииый кьмитет

СССР по делам изобретеиий и открытий (53) УДК 621.394..62:621.394..5 (088.8) Ь

В. А. Егоров, В. Ф. Кабанов, P Н. Новиков, В. П Покровский, И. М. Провоторский, А. И. Цимблер и Ф. Ш. Шайдулов (72) Авторы изобретеиия (7l) Заявитель (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ДОСТОВЕРНОСТИ

ПЕРЕДАЧИ ДВОИЧНОЙ ИНФОРМАЦИИ

Изобретение. относится к технике связи и может использоваться для оценки качества приема дискретной информации при испытаниях, различной аппаратуры связи на каналах с переменными параметрами.

По основному авт. св. № 274152 известно устройство для определения достоверности передачи двоичной информации, содержащее последовательно соединенные блок поэлементной синхронизации, вход которого объединен с первым входом схемы сравнения, блок цикловой синхронизации, схему запрета, второй вход которой соединен с другим выходом блока поэлементной синхронизации и датчик контрольного сигнала, выход которого соединен со вторым входом схемы сравнения (1).

Однако известное устройство имеет низкую точность определения достоверности передачи.

Цель изобретения — повышение точности определения достоверности передачи.

Для достижения этой цели в устройство 2Ц цля определения достоверности передачи двоичной информации, содержащее последовательно соединенные блок поэлементной синхронизации, вход которого объединен с первым входом схемы сравнения, блок цикловой синхронизации, схему запрета, второй вход которой соединен с другим выходом блока поэлементной синхронизации и датчик контрольного сигнала, выход которого соединен со вторым входом схемы сравнения, введены последовательно соединенные измеритель суммарной длительности безошибочных интервалов, блок деления, блок пересчета и блок индикации, а также счетчик допустимого числа ошибок, формирователь интервалов анализа, формирователь интервалов измерений и блок совпадения, при этом выход схемы сравнения соединен с первыми входами измерителя суммарной длительности безошибочных интервалов и счетчика допустимого числа ошибок, второй вход которого соединен с первым выходом формирователя интервалов анализа, со вторыми входами измерителя суммарной длительности безошибочных интервалов и блока деления и с первым входом блока совпадения, второй и третий входы и выход которого соединены соответственно с выходом счетчика допустимого числа ошибок, с третьим входом блока деле81 ния, соединенным с выходом формирователя. интервалов измерений, вход которого соединен с выходом формирователя интервалов анализа и с четвертым входом блока деления.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство для определения достоверности передачи двоичной информации содержит схему 1 сравнения, датчик 2 контрольного сигнала, схему 3 запрета, блок 4 поэлементной синхронизации, блок 5 цикловой синхронизации, измеритель 6 суммарной длительности безошибочных интервалов, блок

7 деления, блок 8 пересчета, блок 9 индикаци, блок 10 совпадения, счетчик 11 допустимого числа ошибок, формирователь 12 интервалов анализа, формирователь 13 интервалов измерений.

3805

1О

4 ошибок поступает на счетчик 11 допустимого числа ошибок в интервалах установленной величины. На второй вход счетчика 11 поступают импульсы управления с формирователя 12 и с выходов счетчика 11, формирователей 12 и 13 через блок 10 совпадения подаются на блок 7 деления и далее на блоки 8 и 9. 3а интервал измерения Т через блок 10 на блок 8 поступают импульсы, соответствующие только тем интервалам, в которых число ошибок меньше допустимого.

Для получения коэффициента К„в виде величины, равной или меньшей единицы, импульсы, соответствующие границам интервалов, прошедших через блок 10 делятся в блоке 7 деления на необходимое число раз и подсчитываются блоком 8.

Таким образом, введение новых блоков позволяет повысить точность определения достоверности передачи. го

Формула изобретения

Устройство работает следующим образом.

Демодулированный испытательный сигнал поступает на вход блока 4 поэлементной сийхронизации и на схему 1 сравнения, на второй вход которого подается аналогичная последовательность импульсов с датчика 2 контрольного сигнала. Синхронизация датчика контрольного сигнала с принятым испытательным сигналом обеспечивается с помощью блока 4 и блока 5, управляющих через схему 3 запрета фазой датчика контрольного сигнала. Схема 1 сравнения регистрирует ошибочно принятые символы и с ее выхода поток ошибок поступает на измеритель 6 суммарной длительности безошибочных интервалов, превышающих по величине заданное значение т Суммарная длительность безошибочных интервалов,. превышающих по величине значение в; вычисляется путем подсчета тактовых импульсов, входящих:в эти интервалы. Длительность интервалов анализа задается формирователем 12. Для получения коэффициента Кп, в виде величины, равной или меньшей единицы, подсчитываемые тактовые импульсы подключаются к блоку 7 деления, который обеспечивает необходимый коэффициент деления в зависимости от длительности интервала измерения

Т. Формирователь 13 интервалов измерений синхронизируется от общего генератора тактовых импульсов, входящего в состав формирователя 12. Тактовые импульсы с выхода блока 7 поступают на блок 8 для обеспечения сопряжения с выбранным типом цифровых индикаторов. Одновременно поток

25 зо

4О

Устройство для определения достоверности передачи двоичной информации по авт, св. № 274152, отличающееся тем, что, с целью повышения точности определения достоверности передачи, введены последовательно соединенные измеритель суммарной длительности безошибочных интервалов, блок деления, блок пересчета и блок индикации, а также счетчик допустимого числа ошибок, формирователь интервалов анализа, формирователь интервалов измерений и блок совпадения, при этом выход схемы сравнения соединен с первыми входами измерителя суммарной длительности безошибочных интервалов и счетчика допустимого числа ошибок, второй вход которого соединен с первым выходом формирователя интервалов анализа, со вторыми входами измерителя суммарной длительности безошибочных интервалов и блока деления и с первым входом блока совпадения, второй и третий входы и выход которого соединены соответственно с выходом счетчика допустимого числа ошибок, с третьим входом блока деления, соединенным с выходом формирователя интервалов измерений, вход которого соединен с выходом формирователя интервалов анализа и с четвертым входом блока деления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 274152, кл. Н 04 L 1/00, 1967 (прототип).

813805

Составитель Е. Голуб

Редактор С. Тимохина Техред А. Бойкас Корректор В. Синицкая

Заказ 427/81 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул.,Проектная, 4