Анализатор спектра

Анализатор спектра

Иллюстрации

Показать все

Реферат

 

Союз Советскик

Социалистичесмих

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ (61) Дополнительное к авт. свкд-ву (22) Заявлено 2506.79 (21) 2787941/18-21 с присоединением заявки ¹ (23) Приоритет

Опубликовано 230381, бюллетень ЙЯ 11

Дата опубликования описания 230381 (5!)М. Кл.

6 01 Я 23/00

G F 9/20

Государственный комитет

СССР по деяам изобретений и открытий в (5З) УДК 621. 317. .761(088.8) (72) Авторы изобретения

B. Ф. Черепов, Ю. В. Веселов и B. B. CyMapo (71) Заявитель (54) АНАЛИЗАТОР СПЕКТРА

Изобретение относится к вычислительной технике, а именно к анализаторам сигналов, которые вычисляют по дискретной выборке коэффициенты Фурье по алгоритму "быстрого пресбразованияв(ВПФ).

Известно устройство для вычисления коэффициента Фурье, содержащее итеративный сдвиговый регистр, счетчик и блок логического управления (11.

Однако генерирование адресов данных занимает в этом устройстве как минимум два такта, не считая времени, необходимого для занесения начальногс адреса из электронной вычисли- 15 тельной машины.

Наиболее близким по технической сущности является анализатор спектра, содержащий первый и второй входные регистры, первый, второй, третий и 20 четвертый перемножители, блок вентилей, первый и второй оперативные запоминающие узлы, постоянный запоминающий узел, синхронизатор и первый счетчик, первый выход первого входного регистра соединен с первым входом первого перемнсжителя, выкод которого подключен к первому юходу блока вентилей, второй вход >

nepaoro оперативного запоминающего узла, первый вход которого подключен к первому выходу блока вентилей, вто- рой выход блока вентилей соединен с первым входом второго оперативного тапоминающего узла, выход которого юдключен ко входу первого входного регистра, вторые входы первого и второго оперативного запоминающего узла соединены, соответственно., с первым И вторым входами устройства.

815664

Кроме того, зто устройство содержит тот же контролер (2).

В этом анализаторе спектра генерирование адреса данных для оперативных запоминающих узлов осуществляется обратной перестановкой норl мального бинарного кода со счетчика и сдвигом этого кода на 2 (р-1) разрядов вправо, что занимает 2 (р-1) тактов. Быстродействие этого анализатора спектра невысоко, операции быст- рого преобразования Фурье занимает

25 мс.

Целью изобретения является повышение быстродействия анализатора спектра.

Указанная цель достигается тем, что анализатор спектра, содержащий первый и второй входные регистры, первый, второй, третий и четвертый перемножители, блок вентилей, первый и второй оперативные запоминающие узлы, постоянный запоминающий узел, синхронизатор и первый счетчик,. первый выход первого входного регистра соединен с первым входом первого перемножителя, выход которого подклю- 25 чен к первому входу блока вентилей, второй вход которого соединен с выходом второго перемножителя, первый вход которого подключен к первому выходу второго входного регистра, вто- З0 рой вход второго перемножителя соединен с первым входом третьего перемножителя и с первым выходом постоянного запоминающего узла, второй выход которого подключен к первому входу четвертого перемножителя и ко второму входу первого перемножителя, второй выход первого входного регистра соединен со вторым входом третьего перемножителя, выход которого подключен к третьему входу блока венти- @ лей, четвертым входом соединенного с выходом четвертого перемножителя, второй вход которого подключен ко второму выходу второго входного регистра, своим входом соединенного 45 с выходом первого оперативного запоминающего узла, первый вход которого подключен к первому выходу блока вентилей, второй выход блока вентилей соединен с первым входом второго щ оперативного запоминающего узла, выход,которого подключен ко входу первого входного регистра, вторые входы первого и второго оперативного запоминающего узла соединены, соответственно, с первым и вторым входами устройства, введены второй и третий счетчики, первый и второй компараторы, первый и второй дешифраторы, первый и второй мультиплексоры, блок вычитания, первый и второй сумматоры 60 и вентильный узел, первый выход синхронизатора подключен к первому входу второго счетчика, выход которого соединен с первым входом первого компаратора, с первым входом первого 65 сумматора и с первым входом первого .мультиплексора, выход которого подключен ко входу постоянного запоминающего узла, выход первого компаратора соединен со вторым входом второго счетчика и с первым входом третьего счетчика, выход которого подключен к первому входу второго мультиплексора и к первому входу второго компаратора, выход которого соединен со вторым входом третьего счетчика и со входом первого счетчика, выход которого подключен к первому входу блока вычитания, ко вторым входам первого и второго мультиплексора и ко входу первого дешифратора, выход которого соединен со вторым входом первого компаратора и с первым входом второго сумматора, выход второго мультиплексора подключен ко второму входу первого сумматора, выход которого соединен со вторым входом второго сумматора и с первым входом вентиль-: ного узла, второй вход которого подключен к выходу второго сумматора, второй выход синхронизатора соединен с третьим входом вентильного узла, выход которого подключен к третьим входам первого и второго оперативного запоминающего узла, второй вход блока вычитания соединен с третьим входом устройства, выход блока вычитания через второй дешифратор подключен ко второму входу второго компаратора.

На чертеже представлена блоксхема анализатора спектра.

Анализатор спектра содержит первый входной регистр 1, второй вход ной регистр 2, первый перемножитель 3„ второй перемножитель 4, третий перемножитель 5, четвертый перемножитель 6, блок 7 вентилей, первый оперативный запоминающий узел 8, второй оперативный запоминающий узел 9, постоянный запоминающий узел

10, синхронизатор 11, первый счетчик

12, второй счетчик 13, третий счетчик

14, первый компаратор 15, второй компаратор 16, первый дешифратор 17, второй дешифратор 18, первый мультиплексор 19,второй мультиплексор 20, блок 21 вычитания, первый сумматор

22, второй сумматор 23 и вентильный узел 24.

Анализатор спектра работает следующим образом.

На втором входе блока 21 вычитания набирается число r = )о9 Й, где и — число точек преобразований Фурье. Входные данные загружаются в оперативные запоминающие узлы 8 и 9 и по окончании загрузки импульс с синхронизатора 11 поступает на первый счетный вход второго счетчика 13 (счетчика m-1),где я последовательно принимает значения, равные 1, 2,..., 2 " (i=1,2,3...).

С выхода второго счетчика 13 сигнал

815664 поступает на первый вход первого компаратора 15, на второй вход кото- рого поступает сигнал выхода первого дешифратора 17, который выполняет операцию возведения 2 в степень (i-1), При поступлении со второго счетчика

13 кода, равного 2 ", первый компаратор 15 вырабатывает импульс, который поступает на второй вход (сброс) второго счетчика 13 и на первый счет.ный) вход третьего счетчика 14 (счетчика 1-1). Далее сигнал с выхода третьего счетчика 14 поступает на первый вход второго компаратора 16 и на второй мультиплексор 20, который по коду первого счетчика (счетчика проходов i) 12 осуществляет операцию умножения (1-1) ° 2 ". На второй вход второго компаратора 16 поступает со второго дешифратора 18 значение кода 2 " . При выполнении условия 1

2 " на втором входе второго ком- 20 паратора 16 вырабатывается импульс, который поступает на второй вход (сброс) третьего счетчика 14, на счетный вход первого счетчика 12 (счетчика проходов i). Сигнал с вы- 25 хода первого счетчика 12 поступает на вход первого дешифратора 17, который осуществляет операцию возведения

2 в степень (i-1). Кроме этого, код числа i с выхода первого счетчика 12 поступает на первый вход блока 21 вычитания, где осуществляется операция r-i. Значение (r-i) с выхода блока 21 вычитания поступает на второй дешифратор 18, который осуществляет операцию возведения 2 в степень (r-i). Значение 2 " поступает на второй вход второго компаратора 16.

Код числа с выхода первого счетчика 12 поступает также на первый мультиплексор 19, который осуществля- 40 ет операцию деления (я-1) на 2".

Значение, поступает на адресный вход постоянного запоминающего узла

10, в котором записаны значения sin и cos векторов поворотов. Значение 45 (1-1)- 2" с выхода второго мультиплексора 20 поступает на второй вход первого сумматора 22 на первый вход которого поступает значение кода (е-1). Результат сложения (m-1)+ g0

+(1-1)-2" с выхода первого сумматора

22 поступает через вентильный узел

24 на выбор адреса данных оперативных запоминающих узлов 8 и 9 одного из сомножителей. Значение одного из сомножителей (вещественная и мнимая части) поступают в первый .и второй входные регистры 1 и 2. Значение адреса второго сомножителя, извлекаемого из оперативных запоминающих узлов 8 и 9, получается в резуль- бО тате суммирования во втором сумматоре 23 кода второго счетчика 13 (m-1) с результатам, полученным на выходе первого сумматора 22. Значение (m- 1)+ (1 - 1)х2"+2 " с выхода второго б5 сумматора 23 через вентильный узел

24 поступает на третьи входы адресных шин оперативных запоминающих узлов 8 и 9. Результаты перемножения двух комплексных сомножителей, поступающих с выходов оперативных запоминающих узлов 8 и 9 через первый и второй входные резисторы 1 и

2, — перемножители 3-6, осуществляющие так называемую операцию "бабочка", через блок вентилей 7 заносятся в оперативные запоминающие узлы 8 и 9 на место извлеченных сомножителей.

Таким образом, последовательно осуществляется расчет коэффициентов

Фурье по алгоритму "быстрого преобразования Фурье".

Быстродействие устройства достигается за счет того, что за один такт синхронизатора в устройстве получают значения адресов сомножителей данных и адресов векторов поворота.

Анализатор спектра позволяет за один такт синхронизатора получить значения адресов сомножителей "бабочка" и адресов поворота, записанных в постоянном запоминающем узле

10, что значительно сокращает время выбора адресов "бабочка" и векторов поворота, а, следовательно, и операций быстрого преобразования Фурье, в то время как в известном адреса данных генерируются эа несколько тактов.

Это устройство, выполненное на интегральных схемах 155 серии, генерируют адреса эа 150-200 нс и при

И = 512 размещается на одной печатной плате размером 180х240 мм.

Достоинством анализатора спектра является его KoMIIBKTHocTb и быстродействие, которое по сравнению с известным вьые в 1,7 раза.

Формула изобретения

Анализатор спектра, содержащий первый и второй входные регистры, первый, второй, третий и четвертый перемножители, блок вентилей, первый и второй оперативные запоминающие узлы, постоянный запоминающий узел, синхронизатор и первый счетчик, первый выход первого входного регистра соединен с первым входом первого перемножителя, выход которого подключен к первому входу блока вентилей, второй вход которого соединен с выходом второго перемножителя, первый .вход которого подключен к первому выходу второго входного регистра, второй вход второго перемножителя соединен с первым входом третьего перемножителя и с первым выходом постоянного запоминающего узла, второй выход которого подключен к первому входу четвертого перемножителя и ко второму входу первого перемножителя, 815664 второй выход первого входного регистра соединен со вторым входом третьего перемножителя, выход которого подключен к третьему входу блока .вентилей, четвертым входом соединенного с выходом четвертого перемножителя, второй вход которого подключен ко второму выходу второго входного регистра, своим входом соединенного с выходом первого оперативного запоминающего узла, первый вход кото-: рого Подключен к первому выходу блока. о вентилей, второй вход блока вентилей соединен с первым входом второго оперативного запоминающего узла, выход которого подключен ко входу первого . входного регистра, вторые входы . 15 первого и второго оперативного запо- минающего узла соединены, соответственно, с первым и вторым входами устройства, отличающийся тем, что, с целью повышения быстро- yg действия устройства, в него введены второй и третий счетчики, первый и второй компараторы, первый и второй дешифраторы, первый и второй мультиплексоры, блок вычитания, первый и второй сумматоры и вентильный узел, первый выход синхронизатора подключен к первому входу второго счетчика, выход которого соединен с первым входом первого компаратора, с первым входом первого сумматора и с первым З0 входом первого мультиплексора, выход которого пбдключен ко входу постоянного запоминающего узла, выход первого компаратора соединен со.вторым входом второго счетчика и с первым входом третьего счетчика, выход которого подключен к первому входу второго мультиплексора и к первому входу второго компаратора, выход которого соединен со вторым входом третьего счетчика и со входом первого счетчика, выход которого подключен к первому входу блока вычитания, ко вторым входам первого и второго мультиплексора и ко входу первого дешифратора, выход которого соединен со вторым входом первого компаратора и с первым входом второго сумматора, выход второго мультиплексора подключен ко второму входу первого сумматора, выход которого соединен со вторым входом второго сумматора и с первым входом вентильного узла, второй вход которого подключен к выходу второго сумматора, второй выход синхронизатора соединен с третьим входом вентильного узла выход которого подключен к третьим входам первого и второго опе-, ративного запоминающего узла, второй вход-блока вычитания соединен с третьим входом устройства, выход блока вычитания через второй дешифратор подключен ко второму входу второго компаратора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 470808, кл. G 06 F 9/20, 1975.

2. Патент США 9 3920978, кл. G 06 F 15/34, 1976 (прототип).

815664

Составитель М. Пластинин редактор М. Ликович Техред A.Áàáèíåö Корректор .Н. Стед

Закаэ 1030/76 Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4