Имитатор цифрового телевизионногосигнала
Патент 815966
Авторы
Классы МПК
Имитатор цифрового телевизионногосигнала
Иллюстрации
Реферат
«
Союз Советски н
Социалистических
Республик
ОП ИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ >815966 (61) Дополнительное к авт. свид-ву— (22) Заявлено 17.07.78 (21) 2645762/18-09 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл.з
Н 04 N 7/02
Гееудерстиеииый квинтет. СССР но делам наееретений и еткрытий (53) УДК 621.397 (088.8) Опубликовано 23.03.81. Бюллетень № 11
Дата опубликования описания 30.03,81
С. С. Коган и А. Г. Ликиардопуло 1,",,: (72) Авторы изобретения (71) Заявитель (54) ИМИТАТОР ЦИФРОВОГО ТЕЛЕВИЗИОННОГО СИГНАЛА
Изобретение относится к радиотехнике и может использоваться в устройствах контроля и настройки цифровых телевизионных систем.
Известен имитатор цифрового телевизионного сигнала, содержащий-генератор ПСП, выход которого соединен с входом формирователя разряда цифрового кода, содержащего сумматор по модулю два и формирователь импульсов управления (1).
Однако известный имитатор не воспроизводит статистическую модель цифрового те- 1о левизионного сигнала.
Цель изобретения — воспроизведение статистических характеристик цифрового телевизионного сигнала.
Цель достигается тем, что в имитатор цифрового телевизионного сигнала, содержащий генератор ПСП, выход которого соединен с входом формирователя разряда цифрового кода;-..содержащего сумматор по модулю два и формирователь импульсов управления, введены генератор кадровых импульсов, делитель кадровой частоты и блок задержки кадровых импульсов, генератор строчных импульсов, делитель строчной частоты, п — 1 формирователей разрядов циф2 рового кода, при этом в каждый из формирователей разрядов цифрового кода дополнительно введены три сумматора по модулю два, четыре блока запрета и три элемента ИЛИ, причем выход генератора ПСП соединен с первым входом каждого из и — 1 формирователей разрядов цифрового кода, при этом первый вход каждого формирователя разряда цифрового кода является входом первого блока задержки и первым входом первого сумматора по модулю два, выход первого блока задержки подключен к первому входу второго сумматора по модулю два, второй вход которого соединен с первым выходом формирователя импульсов управления, а также через второй блок задержки к второму входу первого сумматора по модулю два, а выход первого и выход второго сумматоров по модулю два подключены к первому и второму входам первого элемента ИЛИ соответственно, выход первого элемента ИЛИ подключен к первому входу первого блока запрета и к первому входу второго блока запрета, причем к втдрому входу первого блока запрета, являющемуся вторым входом формирователя разряда цифрового кода, подключен выход генератора
815966 строчных импульсов через делйтель строчной частоты, а к второму входу второго блока запрета, являющемуся третьим входом формирователя разряда цифрового кода, подключен выход генератора строчной частоты через последовательно соединенные делитель строчной частоты и блок задержки строчных импульсов, выход первого блока запрета соединен с первым входом третьего сумматора по модулю два, к второму входу которого подключен второй выход формирователя импульсов управления, выход треть- 1В его сумматора по модулю два соединен с первым входом второго элемента ИЛИ, к второму входу которого подключен выход второго блока запрета, выход второго элемента ИЛИ подключен к первому входу третьего блока запрета и к первому входу четвертого блока запрета, а к второму входу третьего блока запрета, являющемуся четвертым входом формирователя разряда цифго рового кода, подключен выход генератора кадровых импульсов через делитель кадровои частоты, к второму входу четвертого блока запрета, являющемуся пятым входом формирователя разряда цифрового кода, подключен выход генератора кадровых импульсов через последовательно соединенные делитель кадровой частоты и блок задержки кадровых импульсов, выход третьего блока запрета подключен к первому входу четвертого сумматора по модулю два, к второму входу которого подключен третий выход формирователя импульсов управления, выход четвертого сумматора подключен к первому входу третьего элемента
ИЛИ, к второму входу которого подключен выход четвертого блока запрета, выход третьего элемента ИЛИ является выходом формирования разряда цифрового кода.
На чертеже приведена структурная электрическая схема предлагаемого имитатора.
Имитатор цифрового телевизионного сигнала содержит п формирователей 1 разрядов цифрового кода, каждый из которых состоит из первого 2 и второго 3 блоков задержки, первого 4, второго 5, третьего 6 и четвертого 7 сумматоров по модулю два, первого 8, второго 9 и третьего 10 элементов ИЛИ, первого 11, второго 12, третьего
l3 и четвертого 14 блоков запрета и формирователя 15 импульсов управления, генератор 16 строчных импульсов, делитель 17 строчной частоты, блок 18 задержки строчных импульсов, генератор 19 кадровых импульсов, делитель 20 кадровой частоты, блок 21 задержки кадровых импульсов и генератор 22 псевдослучайной последовательности (ПСП).
Имитатор цифрового телевизионного сигнала работает следующим образом.
Генератор 22 формирует двоичную псевдослучайную последовательность с равным числом нулей и единиц. Количество двоичных посылок в цикле последовательности равно половине числа элементов изобреже35
55 ния, уменьшающихся на строке телевизионной развертки, а длительность цикла строке телевизионной, развертки. Таким образом, интервал времени между двумя соседними посылками ПСП равен двум элементам изображения. Сформированная таким образом ПСП подается на вход каждого из п формирователей 1 разрядов цифрового кода.
Псевдослучайная последовательность в формирователе 1 задерживается в первом блоке 2 на интервал времени, равный длительности одного элемента изображения, и подается на вход второго сумматора 5, который выполняет функцию управляющего инвертора. Сигнал с выхода второго сумматора 5 подается на второй вход первого элемента ИЛИ 8, на первый вход которого подается ПСП от генератора 22 через первый сумматор 4, выполняющий функцию управляемого инвертора. В зависимости от вида двоичной посылки: «1» и «О», поступающей с первого выхода формирователя
15 непосредственно на второй вход второго сумматора 5 и через второй блок 3, осуществляющий задержку на элемент изображения, на второй вход первого сумматора 4, с выходов первого 4 и второго 5 сумматоров снимаются инвертированные и неинвертированные посылки исходной ПСП.
Интервал времени между двумя соседними посылками на выходе первого элемента
ИЛИ 8 равен интервалу времени между двумя соседними элементами изображения.
Длительность цикла равна длительности цикла исходной ПСП и равна длительности строки сигнала изображения. В пределах цикла сохраняется, как и в исходной ПСП, равное количество логических посылок «1» и «О».
Это достигается использованием первого 4 и второго 5 сумматоров. Частота переключения посылок «О» -э «1» или «1» - «0» в соответствующих соседних позициях цифрового сигнала на выходе первого элемента
ИЛИ 8 равна частоте появления логической единицы на первом выходе формирователя
15. С выхода первого элемента ИЛИ 8 цифровой сигнал поступает на вход второго элемента ИЛИ 9 либо через второй блок 12, либо через первый блок 11 и третий сумматор 6.
Импульсы с частотой строк телевизионной развертки с выхода генератора 16 через делитель 17, где частота следования импульса уменьшается в два раза, поступает на вход первого блока 11, непосредственно, а на вход второго блока !2 — через блок
18, который задерживает импульсы на период строки телевизионной развертки. Таким образом, в течение одной строки ПСП с выхода первого элемента ИЛИ 8 пропускается через второй блок 12, а в течение другой — через первый блок 11 и третий сумматор 6, выполняющий функцию управляемого инвертора. В зависимости от вида двоичной посылки «1» или «О», поступающей
815966 третьего сумматора 6, с его выхода снимается инвертированная или неинвертированная ПСП длительностью в строку телевизионной развертки. Таким образом, с выхода второго элемента ИЛИ 9 снимается цифровая ПСП, цикл которой равен длительности строки телевизионного сигнала, причем от цикла к циклу возможно инвертирование
ПСП. Частота появления инвертированных циклов ПСП равна частоте появления импульсов на втором выходе формирователя 15.
С выхода второго элемента ИЛИ 9 цифровой сигнал поступает на вход третьего элемента ИЛИ 10 либо через четвертый блок
14, либо через третий блок 13 и четвертый сумматор 7. Импульсы с частотой кадров телевизионной развертки с выхода генератора 19 через делитель 20, где частота следования импульсов уменьшается в два раза, поступают на третий блок 13 непосредственно, а на вход четвертого блока 14 через блок 21. Блок 21 задерживает импульсы на период кадра телевизионной развертки.
Таким образом, в течение одного кадра ПСП с выхода второго элемента ИЛИ 9 пропускается через четвертый блок 14, а в течение другого — через третий блок 13 и четвертый сумматор 7, выполняющий функцию 2s управляемого инвертора. В зависимости от вида двоичной посылки «1» или «О», поступающей с третьего выхода формирователя 15 на второй вход четвертого сумматора 7, с его выхода снимается инвертированный или неинвертированный псевдослучайный сигнал длительностью в кадр телевизионной развертки. Таким образом, с выхода третьего элемента ИЛИ 10 снимается цифровой псевдослучайный сигнал, причем от кадра к кадру возможно инвертирование псевдослучайного сигнала. Частота появления инвертированных кадров сигнала равна частоте появления импульсов на третьем выходе формирователя 15.
Статистические характеристики и-разрядных параллельных двоичных кодовых групп должны соответствовать статистической модели цифрового сигнала изображения, Цифровые сигналы на выходе различных разрядов аналого-цифрового преобразователя статистически взаимонезависимы. Для каждой разрядной последовательности вероятность появления логической «1» или
40» равна 0 5, а вероятность изменения
«1» «О» или «О» — +«!» посылок, разделенных интервалом, равным длительности элемента строки и кадра сигнала изображения, зависит от «веса» данного разряда. Чем меньше вес разряда, тем больше вероятность изменения посылок. Таким образом, справедливы следующие неравенства
Формула изобретения
Имитатор цифрового телевизионного сигнала, содержащий генератор ПСП, выход
se которого соединен с входом формирователя разряда цифрового кода, содержащего сумматор по модулю два и формирователь им« пульсов управления, отличающийся тем, что, с целью воспроизведения статистических
$5 характеристик цифрового телевизионного сигнала, введены генератор кадровых импульсов, делитель кадровой частоты и блок задержки кадровых импульсов, генератор
5 с второго выхода формирователя 15 на вход
О с Я(5„+ 1,и) ...<Я(Я + i,n) (.... (Q(S + n,п) < 0,5, (I) 0< (S„+ !VÄ) <... <@ („+, ) <-..
g Q (S„+ и, V) (0,5, (g)
О< Q (S„+ 1, W„) („. (Q(S(+ i, Ъ „) < ..
< Q(S„+ п,+ (0,5, (Ь) где — номер разряда; — число разрядов;
V — число элементов в строке изображения; †чис элементов в кадре
Я +, изображения; (g+, n) — вероятность изменения посылок, разделенйъ1х элементом изображения;
Q(5„„V„ ) — вероятность изменения посылок, разделенных длительностью строки изобраЧ жения; (он t байя/н) — вероятность нвменення посылок, разделенных длительностью кадра изображения.
На выходе формирователей 1 предлагаемого имитатора цифрового телевизионного сигнала изображения возникают п-разрядные двоичные кодовые комбинации, где вероятность появления «1» и «О» равна 1/2.
Для того, чтобы выполнялись соотношения. (1), (2) и (3) для вероятностей переключения посылки «1» — э«0» или «Оз -+«1» необходимо, чтобы аналогичные неравенства выполнялись для частоты появления импульсов на выходах формирователей 5 соответствующих формирователей 1. Так частоты появления импульсов на первых выходах формирователей 15 подчиняются неравенству (1), на вторых — неравенству (2), на третьих — неравенству (3) . Взаимная статистическая независимость разрядных последовательностей достигается тем, что формирователи 15 различных формирователей 1 работают независимо друг от друга. гаким образом, имитируемый сигнал полностью. отвечает статистической модели цифрового сигнала.
815966
7 строчных импульсов, делитель строчной частоты, и — 1 формирователей разрядов цифрового кода, при этом в каждый из формирователей разрядов цифрового кода дополнительно введены три сумматора по модулю два, четыре блока запрета и три элемента ИЛИ, причем выход генератора ПСП соединен с первым входом каждого из п — 1 формирователей разрядов цифрового кода, при этом первый вход каждого формирователя разряда цифрового кода является входом первого блока задержки и первым входом первого сумматора по модулю два, выход первого блока задержки подключен к первому входу второго сумматора по модулю два, второй вход которого соединен с первым выходом формирователя импульсов управления, а, также через второй блок задержки к второму входу первого сумматора по модулю два, а выход первого и выход второго сумматоров по модулю два подключены к первому и второму входам первого элемента ИЛИ соответственно, выход первого элемента ИЛИ подключен к первому входу первого блока запрета и к первому входу второго блока запрета, причем к второму входу первого блока запрета, являющемуся вторым входом формирователя разряда цифрового кода, подключен выход генератора строчных импульсов через делитель строчной частоты, а к второму входу второго блока запрета, являющемуся третьим входом формирователя разряда цифрового кода, подключен выход генератора строчной частоты через последовательно соединенные делитель строчной частоты и блок задержки строчных импульсов, выход первого блока запрета соединен с первым входом третьего сумматора по модулю два, к второму входу которого подключен второй выход формирователя импульсов управления, выход третьего сум5 матора по модулю два соединен с первым входом второго элемента ИЛИ, к второму входу которого подключен выход второго блока запрета, выход второго элемента ИЛИ подключен к первому входу третьего блока запрета и к первому входу четвертого блока запрета, а к второму входу третьего блока запрета, являющемуся четвертым входом формирователя разряда цифрового кода, подключен выход генератора кадровых импульсов через делитель кадровой частоты, к второму входу четвертого блока запрета, являющемуся пятым входом формирователя разряда цифрового кода, подключен выход генератора кадровых импульсов через последовательно соединенные делитель кадровой частоты и блок задержки кадровых импульсов, выход третьего блока запрета подключен к первому входу четвертого сумматора по модулю два, к второму входу которого подключен третий выход формирователя импульсов управления, выход четвертого сумматора подключен к первому входу третьего элемента ИЛИ, к второму входу которого подключен выход четвертого блока запрета, выход третьего элемента
ИЛИ является выходом формирователя разряда цифрового кода.
Источники информации, принятые во внимание при экспертизе
1. Патент Франции № 2304222, кл. Н 03 К 3/84, 1976 (прототип).
8I5966
Редактор Л. Кеви
Заказ 763/92
Составитель А. Сагадиев
Техред А. Бойкас Корректор Н. Стец
Тираж 698 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж вЂ” 35, Раушская наб., д. ф5
Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4