Сумматор п-разрядных комплексныхчисел

Сумматор п-разрядных комплексныхчисел

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик р>817699 (61) Дополнительное к авт. саид-ау (22) Заявлено 2405.79 (21) 2769819/18-24 с присоединением заявки HP (23) Приоритет

Опубликовано 300381.Бюллетень NP 12 (53)м. К>.з

6 Об F 7/49

Государственный комитет

СССР но делам изобретений и открытий (53) УДК 681.325 (088.8) Дата опубликования описания 300381 (72) Авторы изобретения

Л. M. Трубицын и Н.И. Цупрев (7(.) Зая итель

Минский радиотехнический институ (54 ) СУММАТОР и -РАЗРЯДНЫХ КОМПЛЕКСНЫХ

ЧИСЕЛ

Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах и комплексах.

Известны сумматоры кодов комплексных чисел, содержащие два регистра операндов,. коммутатор, два двоичных сумматора, регистр результатов (1 .

Наиболее близким по.технической ,сущности к предлагаемому является сумматор„ содержащий регистр 1-ого операнда, регистр 2-ого операнда,регистр общего переноса, схему анализа наличия нулевого цикла (НЦ),схему формирования общего переноса при наличии НЦ, схему формирования общего переноса при отсутствии НЦ, коммутатор переносов, схему формирования разрядов . суммы при наличии НЦ, схему формирования разрядов суммы при отсутствии НЦ, коммутатор разрядов суммы, регистр суммы, схему определения момента окончания сложения и синхронизатор P)

Алгоритм сложения кодов комплексных чисел, положенный в основу работы данного устройства, основан на последовательном принципе формирования разрядов суммы.

Перед началом такта формирования -того разряда суммы разряды с номерами i, i +1, i + 2 обоих операндов и общего переноса анализируются на наличие НЦ. При наличии НЦ формируются r-A, i + 1-й, i + 2-й разряды суммы и общий перенос в следующие разряды. При отсутствии НЦ формируется i-й разряд суммы и общий перенос в следующие разряды. Операнды и общий перенос Сдвигаются в сторону младших разрядов на 3 разряда при наличии НЦ, на 1 разряд при отсутствии НЦ.

Процесс формирования разрядов повторяется до получения суммы.

На основании описанного алгоритма сложения комплексных чисел время сложения определяется по формуле Е1= 2 (61+ 2)у (1) в+8 где t = t „ (----) — длительность прот„ цедуры" слбжения операндов вида

НЦ.НЦ.НЦ.НЦ.НЦ.НЦ.

+ 111111111111111111 — 1-ый операнд

011011011011011011 — 2-ой операнд

000000000000000000 — сумма; ст„ (n+8) — длительность процедуры сложения при отсутствии !

817699

НЦ на протяжении всей операции;

1 к, " множитель, указывающий на ранновероятное появление обоих видов комбинаций операндов;

t> - длительность такта Формиро 1 вания раэрядон суммы.

П9дставляя эти данные в Формулу (1), получаем формулу (2) для определения времени сложения (Π— т. (n+ Я ) (2)

2 3 ч 4 и такте формирования разрядов суммы, основные временные затраты приходятся на формирование общего переноса в старшие разряды

Т1 п7 н + п1 к+ Зн+ сдь где гН 6t - время анализа разрядов операндов на наличие НЦ;

30t — время формирования переноса, 25

4 t — время лерекоммута—

К Ъ ции, 6t> — время занесения в регистр общего переноса 3;

6t — время сдвига инфорсД8 3 мации в регистрах

1-4 время задержки на одном логическом элементе. 35

Суммируя, получаем время t> формирования общего переноса

tn 60 t

Тогда общая формула для определения времени сложения выглядит следующим образом

I „ 40 1... („, )

Основным недостатком известных сумматоров кодов комплексных чисел является низкая скорость работы и большие затраты в оборудовании. 50

Цель изобретения - повьыение быстродействия и упрощение устройства.

Поставленная цель достигается тем, что сумматор л разрядных комплексных чисел, содержащий два (n+8) разрядных регистра операндов, (n+8) раэ" рядный регистр суафеа, блок синхронизации, содержит (n+8) одноразрядных двоичных сумматоров, причем выходы переносов одноразрядных двоичных сумматоров с номерами 2 к + 40 + 1 (к О, 1, 2,...) подключены ко входам разрядов регистра 1-ого операнда с номерами М = i + 2 и М= 1+3 а выходы переносов сумматоров с номе. рами 1 ** 2к (к=0,1,2...) подключены 65 к входам разрядов регистра 2-ого опе ранда с номерами N = 1 + 2 и и

I + 3 и выходы блока синхронизации соединены с управляющими входами регистрации первого и второго операндов и одноразрядных сумматоров.

На чертеже представлена функциональная схема сумматора и разрядных комплексных чисел.

Устройство содержит регистр 1 первого операнда, регистр 2 второго операнда, (n+8) одноразрядных двоичных сумматоров 3, входы которых подключены к выходам соответствующих раэрядон регистров операндов, а выходы суммы ко входам соответствующих раэрядон регистров суммы.

При выполнении операции сложения из операндов формируется двоичный код, значения разрядон которого являются суммой по модулю два разрядов операндов, и переносы при поразрядном суммировании. Два младших разряда полученного двоичного кода являются истинными младшими разрядами суммы. Переносы группируются в два кода, в зависимости от номера одноразрядного двоичного сумматора, из которого они возникли (переносы из нечетных одноразрядных сумматоров в первый код, переносы иэ четных во второй). Двоичные коды, сформированные из переносов, и код, полученный в результате. поразрядного сложения, участвуют н формировании следующей пары разрядов суммы, при этом получается новый код поразрядного сложения и коды переносов.(младшие разряды кода поразрядного сложения являются следующими разрядами суммы).

Пара разрядов суммы, полученная в очередном такте суммирования, в следующем такте не используется.

Процесс повторяется до получения полной суммы кодов комплексных чисел, т.е.. пt-8/2 раз.

Разрядность регистров операндов, регистра суммы, а также количество одноразрядных двоичных сумматоров равна (n+8), так как для данной системы счисления (р -1 + j - основание системы счисления) разрядность результата максимум (n+8).

Устройство работает следующим образом.

После приема первого и второго операндов на регистры 1 и 2 соответственно ло сигналу У1 разряды первого операнда подаются на соответствующие им одноразрядные сумматоры 3, по сигналу У2 разряды второго операнда поступают на соответствующие им одноразрядные сумматоры .3, где формируется код поразрядного сложения.

На регистрах 1 и 2 формируются коды переносов иэ нечетных и четных одноразрядных сумматоров соответственно.

По следующей паре сигналов У1 и У2 содержимое регистров 1 и 2 подается

817699

Формула изобретения -гг= п. 2

1 где t < время ранда

t g2 - время ранда (г 6 3(п ) (5) на одноразрядные сумматоры и складывается с их содержимым, при этом формируются новые коды: поразрядного сложения и переносов.

Через n

Выходы блока 5 синхронизации соединены с регистрами и с сумматором.

Оценим быстродействие сумматора кодов комплексных чисел.

Как видно из принципа работы n+S где — длительность такта формиро 2 вания разрядов суммы, передачи первого oiieна сумматор; передачи второго опена сумматор 3, tn =™Ü, где t — время задержки сигнала на логическом элементе.

Подставляя эти данные в формулу (4), получим формулу (5) для определения быстродействия сумматора кодов комплексных чисел.

Сравним формулы (3) и (5)

40 (п+ 8)

К 2г 6t ú(п 3) 6,7

Таким образом, по быстродействию сумматор кодов комплексных чисел приблизительно в 6,7 раза превосходит ранее известный.

Сумматор и-разрядных комплексных чисел,,содержащий два (n+8) разрядных регистра операндов, (n+8) разрядный регистр суммы, блок синхронизации, отличающийся тем, что, с целью повышения быстродействия и упрощения устройства, устройство содержит (и+8) одноразрядных дво15 ичных сумматоров, причем выходы переносов одноразрядных двоичных сумматоров с номерами I = 2 к + 1 (к = — О,. 1, 2; ..) подключены ко входам разрядов регистра 1-oro операнда с

;Щ номерамиМ= 1. + 2 иN-= (+3, а выходы переносов сумматоров с номерами 1 = 2к (к = О, 1, 2,. ° .) подключены к входам разрядов регистра 2-ого операнда с номерами И = + 2 и

25 N = + 3 и выходы блока синхронизации соединены с управляющими входа.ми регистра первого и второго операндов и одноразрядных сумматоров.

Источники информации, принятые во внимание при экспертизе

1; Авторское свидетельство СССР

Р 377769, кл. G 06 F 7/38, 1973.

2. Акушский И.Я. Амербаев В.М. ь

Пак И.Т. Основы машинной арифметики комплексных чисел, Алма-Ата, "Наука", 1970, с. 98-101 (прототип).

ВНИИПИ Заказ 1467/64

Тираж 745 Подписное

Филиал ППП "Патент", r.Ужгород,ул.Проектная,4