Устройство для деления чисел безвосстановления octatka

Устройство для деления чисел безвосстановления octatka

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Советских

Социаиистическмк

Республик

< 817706

«Ф л

II б,, б-.=-::

":«", (61) Дополнительное к авт. сеид-ву (22) Заявлено 220579 (21) 2786423/18-24 (53)М. Кл З с присоединением зеявки ¹ (23) Приоритет

G Об F 7/52

Государствеииый комитет

СССР яо делам изобретений и открытий

Опубликовано 30.0381. Бюллетень М 12 (53) >4К 881. 328 (088.8) Дате опубликования описания 300381 (72) Авторы изобретения (71) За ив итель (54) УСТРОИСТВО ДЛЯ ДЕЛЕНИЯ ЧИСЕЛ БЕЗ

ВОССТАНОВЛЕНИЯ ОСТАТКА ляется прямым или обратным кодом через преобразователь кодов и .вырабатывается очередная цифра частного (2(.

Недостаток известных устройствдополнительные затраты оборудования на реализацию элементов И и элементов ИЛИ.

Цель изобретения — упрощение уст1О

Поставленная цель достигается тем, что в устройство для деления чисел без восстановления остатка, содержащее регистр делителя, выход которого

15 подключен к первому входу преобразователя прямого кода в дополнительный, выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу регистра дели20 мого, блок коррекции частного, первый вход которого соединен с выходом старшего разряда регистра делимого, а второй вход подключен к выходу старшего разряда регистра делителя и к первому входу блока анализа знаков, выход которого подключен ко входу младшего разряда регистра частного, выход блока коррекции частного соединен .с выходом устройства и с вто30 рым входом преобразователя прямого

Изобретение относится к вычислительной технике и может найти применение в арифметических устройствах.

Известно устройство для деления двоичных чисел, содержащее регистр делителя, сумматор, регистр частного, блок анализа знаков, блоки передачи кодов, два элемента И, два элемента ИЛИ, блок выработки корректирующей единицы, соединенные таким образом, что в зависимости от резуль- тата сравнения знаков делителя и сумматора передача делителя из сумматор осуществляется прямым или обратным кодом через блоки передачи кодов и вырабатывается очередная цифра частного (1j .

Наиболее близким к предлагаемому является устройство деления чисел без восстановления остатка, содержащее регистр делимого, регистр делителя, регистр частного, сумматор, преобразователь прямого кода в дополнитель-. ный, блок анализа знаков, блок коррекции частного, элементы И, элементы ИЛИ, соединенные таким образом; что в зависимости от результата анализа знаков делимого и делителя передача делителя на сумматор осуществ,ч

Н.И. Новиков, Ю.Г. Нестеренко и В.П. Супруи«1 j (ф

l .; - г,« °, .д "" "4" Рц М :.«:;,„

« „ j

817706 кода в дополнительный, третий вход которого подключен к выходу младшего, разряда регистра частного, причем выход каждого разряда сумматора соединен со входом соответствующего разряда регистра делимого со сдвигом влево на один разряд, а выход старшего разряда сумматор подключен ко второму входу .блока анализа знаков.

На чертеже изображена схема пред-. лагаемого устройства.

Устройство содержит регистр 1 де лителя, преобразователь 2 прямого кода в дополнительный, сумматор 3, регистр 4 делимого, блок 5 анализа знаков, блок б коррекции частного, .регистр 7 частного, выход 8 устройства.

Выход регистра 1 делителя подключен к первому входу преобразователя

2 прямого кода в дополнительный, выход которого подключен к первому 20 входу сумматора 3, второй вход сумматора 2 соединен с выходом регистра

4 делимого, вход которого подключен к. выходу сумматора 3 со сдвигом влево на один разряд. Выход старшего раз -25 ряда регистра делителя соединен с первым входом блока 5 анализа знаков и с вторым входом блока 6 коррекции частного. Выход старшего разряда сумматора 3 -подключен ко второму вхоцу блока 5 анализа знаков, а выход старшего разряда регистра 4 делимого— к первому входу блока б коррекции частного. Выход блока 5 анализа знаков соединен со входом младшего разряда регистра 7 частного, выход которого подключен к третьему входу преобразователя 2 прямого кода в дополнительный, а выход блока б коррекции частного — со вторым входом преобразователя 2 кодов и с выходом 8 40 устройства.

Устройство деления чисел без восстановления остатка работает следующим образом.

Перед началом вычисления делимое записывается s регистр 4 делимого, а делитель — в регистр 1 делителя, состояние регистра 7 частного безразличное, блок б коррекции частного записывает в триггер, имеющийся в его составе, значение результата сравнения знаков делимого и делителя. Если знаки операндов в исходном состоянии .равны, то в первом цикле вычисления происходит вычитание делителя из делимого, если знаки не равны, то в первом цикле вычисления происходит сложение делителя и делимого .на сумматоре 3. Для этого в первом цикле вычисления управленце работой преобразователя прямого кода в до- 60 полнительный осуществляется выходом блока 6 коррекции частного.

Таким образом, на входы сумматора

3 в первом цикле вычисления поступает делимое в прямом коде, а дели- 65 тель — в прямом или дополнительном коде. В конце первого цикла вычисления по результату анализа знаков делителя и полученной суммы блок 5 анализа знаков формирует значение первой цифры частного, являющейся .знаком частного, которое записывается в младший разряд регистра 7 частного одновременно со сдвигом влево на один разряд . Если знаки делителя и полученной суммы равны, то в младший разряд регистра 7 частного записывается единица, если знаки не равны — нуль.

В это же время, в момент записи очередной цифры. частного, полученная на сумматоре 3 сумма записывается в регистр 4 делимого со сдвигом влево на один разряд,при этом в младший разряд регистра 4 делимого записывается нуль. Во втором цикле значение продвинутой влево предыдущей суммы иэ регистра 4 делимого подается на вход сумматора 3 в прямом коде.

Управление работой преобразователя прямого кода в дополнительный осуществляется уже не выходом блока 6 коррекции частного, а выходом младшего разряда регистра 7 частного, значение которого является результатом анализа знаков делителя и непредвинутой. суммы предыдущего цикла вычисления. Если значение цифры частного, полученной в предыдущем цикле, является единица, то делитель подается на сумматор 3 в дополнительном коде, если цифра частного равна нулю, то на вход сумматора 3 делитель поступает в прямом коде. Получение очередной цифры частного происходит аналогично первому циклу

Таким образом, начиная со второго цикла в каждом цикле передачей на. сумматор 3 делителя управляет значение цифры частного, полученной в предыдущем цикле.

Пример. Делимое А = 0,011, делитель В = 0,111, дополнительный код делителя (В) о, = 1,001.

G gn A = О, giga В = О, следовательно, в первом цикле на сумматоре из делимого A вычитается делитель

В (А + В1доп)

Поскольку запись очередной цифры частного в регистр 7 частного происходит в момент сдвига влево, то на этом регистре накапливается результат деления. Количество необходимых циклов определяется разрядностью операндов. Следует отметить, что при делении чисел возможно переполнение разрядной сетки устройства..В этих случаях истинным результатом операции деления является числа, больше единицы, или вообще результат н: су- /

817706

0,011

1 001

1, 100

1,000 - сдвиг влево

0 111 с.

1, 111 очередная цифра частного

1,110 -- сдвиг влево

0, 111

О, 101

1, 010 — сдвиг влево

1 001

А

0,011 частное 0011

Формула изобретения ществует. Поскольку устройства, оперирующие с числами с фиксированной запятой не могут представлять числа, ) равные 1 или 1, то при делении та— ких чисел полученный результат будет неверным. Поэтому для выработки признака, указывающего на переполнение разрядки сетки устройства, выход

Ь .тройство для деления чисел без восстановления остатка, содержащее регистр делителя, выход которого подключен к первому входу преобразователя прямого кода в дополнительный, выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу регистра делимого, блок коррекции частного, пер-, вый вход которого соединен с выходом старшего разряда регистра делимого, а второй вход подключен к выходу старшего разряда регистра делителя и к первому входу блока aÿàëèза знаков, выход которого подключен ко входу младшего разряда регистра частного, о т л и ч,а ю щ е е с я

-тем, что, с целью упрощения устройстблока 6 коррекции частного соединен с выходом 8 устройства.

Предлагаемое устройство деления чисел без восстановления остатка позволяет сократить оборудование за

5 счет исключения 2и элементов И и и + 1 элементов ИЛИ, где и - разрядность устройства. ва, выход блока коррекции частного соединен с выходом устройства и с вторым входом преобразователя прямого кода в дополнительный, третий .вход которого подключен к выходу младшего разряда регистра частного, причем выход каждого разряда сумматора соединен со входом соответствующего разряда регистра делимого со сдвигом влево на один разряд, а выход старшего разряда сумматора подключен ко второму вход блока анализа . знаков .

Источники информации, принятые во внимание при экспертизе

40 1. Авторское свидетельство СССР

Р 589611, кл. G Об F 7/39, 1974 °

2. Авторское свидетельство СССР

Р 551642, кл . G 06 F 7/33, 1977 (про-., тотип).. 817706

Составитель В. Кайданов

Редактор К. Лембак Техред А.Савка Корректор М. Шарохин

4-

Заказ 1467/64 .Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4