Управляемый делитель частоты следованияимпульсов

Управляемый делитель частоты следованияимпульсов

Иллюстрации

Показать все

Реферат

 

„„819967

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 10.05.79 (21) 2764670/18-21 (51) М.К . с присоединением заявки №вЂ”

Н 03 К 23/00

Госудерстееиный комитет

СССР (23) Приоритет—

Опубликовано 07.04.81. Бюллетень № 13 (53) УДК 621.374..2 (088.8) па делам иэобретеиий

Ц и открытий

Дата опубликования описания 17.04.81 (72) Автор изобретения

В. С. Захаров сУ A 5,.

5 (71) Заявитель

).

4., 4,"Р(54) YtlPABTIlEA4blIT IlE.IIHTE.lib RACTO TbI

СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к импульсной технике и может быть использовано в измерительной технике и автоматике.

Известен делитель частоты следования импульсов, содержащий счетчик, два элемента совпадения, элемент ИЛИ и генератор дополнительной частоты, изменение коэффициента деления которого основано на исключении входных импульсов и добавлении между входными импульсами сигналов дополнительной частоты, смещенных относительно входных импульсов (1).

Однако необходимость введения дополнительной частоты приводит к низкому быстродействию.

Наиболее близким по технической сущности к изобретению является делитель.частоты следования импульсов с переменнь.м коэффициентом деления, содержащий делитель частоты, опорный генератор, блок управления, содержащий калибратор, элемент ИЛИ, элементы совпадения, первые входы которых соединены с выходом опорного генератора, вторые входы первого и второго элемента совпадения — с выходом калибратора, второй вход третьего элемента совпадения — с выходом второго элемента совпадения, а выход третьего элемента совпадения соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого разряда делителя частоты, а выход — с входом второго разряда делителя частоты, при этом второй вход второго элемента совпадения подклю чен к шине знака коррекции, вход калибратора — к шине разрешения коррекции, а выход первого элемента И соединен с входами первого разряда делителя частоты (2}.

1о Целью изобретения является повышение быстродействия.

Достигается это тем, что в управляемый делитель частоты следования импульсов, содержащий делитель частоты, состоящий из Т-триггера и счетчика импульсов, и блок управления, первый, второи и третий входы которого подключены соответственно к входной шине, шинам разрешения коррекции и знака коррекции, а первый и второй выходы соответственно к счетным входам

Т-триггера и счетчика импульсов делителя частоты, четвертый вход. блока управления соединен с выходом Т-триггера и дополнительным счетным входом счетчика импульсов делителя частоты, входы синхрониза81 ции которых подключены к входной шине, при этом блок управления содержит РЪ— триггер, 8D-триггеры и D-триггер, входы синхронизации которых подключены к входной шине и являются первым входом блока управления, управляющий вход DV-триггера, являющийся четвертым входом блока управления соединен с выходом Т-триггера делителя частоты, информационный вход, являющийся вторым входом блока управления, — с шиной разрешения коррекции, а выход — с информационным входом Dтриггера и перВыми информационными входами первого и второго 8D-триггеров, вторые информационные входы которых соединены с инверсным выходом D-триггера, а инверсные выходы первого и второго 8Dтриггеров, являющиеся первым и вторым выходами блока управления соединены соответственно со счетным входом Т-триггера и дополнительным счетным входом счетчика импульсов делителя частоты, при этом третий информационный вход второго 8Dтриггера является третьим входом блока управления.

На чертеже изображена структурная электрическая схема устройства.

Qm содержит делитель 1 частоты, блок

2 управления, счетчик 3 импульсов, Т-триггер 4, 8D-триггеры 5, 6, DV-триггер 7; Dтриггер 8, шина 9 входная, шина 10 разрешения коррекции, шина 11 знака коррекции.

При отсутствии сигнала на шине 10 устройство выполняет функции делителя частоты с коэффициентом деления К>. С появлением сигнала на шине 10 DV-триггер 7 осуществляет его привязку к входной частоте fg„â моменты, когда Т-триггер 4 находится в единичном состоянии. Это накладывает ограничение на сигнал «разрешение коррекции», длительность которого должна быть не менее 2,5 — (при скважности вход bx. ной частоты равнои двум). Принятый сигнал задерживается на один период входной частоты для дальнейшего выделения из него переднего фронта, который фиксируется в 8D-триггере 5 и при наличии сигнала на шине 11 — в 8D-триггере 6. Инверсный сигнал с выхода 8D-триггера 5 осуществляет останов Т-триггера 4. Если же при этом сигнал на шине 11 отсутствует, то на выходе 8D-триггера 6 присутствует

«единица» и производится изменение состояния счетчика 3, что эквивалентно уменьшению коэффициента деления на «единицу» (добавление). Наличие сигнала на шине 11 приводит к останову счетчика 3 на

9967

4 один период входной частоты. Это эквивалентно увеличению коэффициента деления на «единицу» (исключение).

Введение новых элементов и связей между ними позволяет увеличить быстродействие устройства.

1О

15 го

25 зо

Формула изобретения

1. Управляемый делитель частоты следования импульсов, содержащий делитель частоты, состоящий из Т-триггера и счетчика импульсов, и блок управления, первый, второй и третий входы которого подключены соответственно к входной шине, шинам разрешения коррекции и знака коррекции, а первый и второй выходы — соответственно к счетным входам Т-триггера и счетчика импульсов, делителя частоты, отличающийся тем, что, с целью повьш;ения быстродействия, четвертый вход блока управления соединен с выходом Т-триггера и дополнительным счетным входом счетчика импульсов делителя частоты, входы синхронизации которых подключены к входной шине.

2. Делитель по п. 1, отличающийся тем, что блок управления содержит DV-триггер, 80-триггеры и D-триггер, входы синхронизации которых подключены к входной шине и являются первым входом блока управления, управляющий вход DV-триггера, являющийся четвертым входом блока управления соединен с выходом Т-триггера делителя частоты, информационный вход, являющийся вторым входом блока управления — с шиной разрешения коррекции, а выход — с информационным входом D-триггера и первыми информационными входами первого и второго 8D-триггеров, вторые информационные входы которых соединены с инверсным выходом Dтриггера, а инверсные выходы первого и второго 8D-триггеров, являющиеся первым и вторым выходами блока управления, соединены соответственно со счетным входом

Т-триггера и дополнительным счетным входом счетчика импульсов делителя частоты, при этом третий информационный вход второго 8D-триггера является третьим входом блока управления.

Источники информации, принятые во внимание при экспертизе

1. Мартынов Е. М. Синхронизация в системах передачи дискретных сообщений, М., Связь, 1972, с. 15 — 18. . 2. Авторское свидетельство СССР № 455497, кл. Н 03 К 25/04, 23.02.73.

819967

Составитель О. Кружнлииа

Рааактор Е. Гончар Техред А. Бойкас Корректор М. Коста

Заказ 1259 36 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП <Патент>, г . Ужгород, ул. Проектная, 4