Демодулятор сигналов с двукратнойфазовой манипуляцией

Демодулятор сигналов с двукратнойфазовой манипуляцией

Иллюстрации

Показать все

Реферат

 

п118I 9984

ОП ИСАН И Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 19.09.79 (21) 2824684/18-09 с присоединением заявки № (23) Приоритет (43) Опубликовано 07.04.81. Бюллетень № 13 (45) Дата опубликования описания 07.04.81 (51) М, Клз

Н 04L 27/06

Государственный комитет (53) УДК 621.376.32 (088.8) по делам изобретений и открытий (72) Авторы изобретения

В. Е. Мартиросов и Н. Н. Белоусов б. 2 (gn1

Г

Московский ордена Ленина и ордена Октябрьской еволюцитт-"-"-"., :;7 -. авиационный институт им. Серго Орджоники зе Л„ - :: .: (71) Заявитель (54) ДЕМОДУЛЯТОР СИГНАЛОВ С ДВУКРАТНОЙ

ФАЗОВОЙ МАНИПУЛЯЦИЕЙ

Изобретение относится к технике связи и может использоваться в системах для приема сигналов с двукратной фазовой манипуляцией.

Известен демодулятор сигналов с дву- 5 кратной фазовой манипуляцией, содержащий последовательно соединенные первые фазовый детектор и усилитель-ограничитель, последовательно соединенные систему фазовой автоподстройки частоты 10 (ФАПЧ) и фазовращатель íà sr/2, вторые фазовый детектор и усилитель-ограничитель, при этом вторые входы фазовых детекторов объединены и являются входом устройства, а выходы усилителей-ограничи- 15 телей являются выходами устройства (1).

Недостатком известного устройства является недостаточная помехоустойчивость.

Цель изобретения — повышение помехоустойчивости. 20

Для этого в демодулятор сигналов с двукратной фазовой манипуляцией, содержащий последовательно соединенные первые .фазовый детектор и усилитель-ограничитель, систему фазовой автоподстройки частоты (ФАПЧ) и фазовращатель на зт/2, вторые фазовый детектор и усилитель-ограничитель, при этом вторые входы фазовых детекторов объединены и являются входом устройства, а выходы усилителей- ЗО ограничителей являются выходами устройства, согласно изобретению введены первый перемножитель, входы которого подключены соответственно к входу устройства и выходу первого фазового детектора, а выход — к первому входу системы

ФАПЧ, второй перемножитель, входы которого подключены соответственно к выходам усилителей-ограничителей, фазовый коммутатор на - л/4, включенный между выходом фазовращателя на л/2 и вторым входом системы ФАПЧ, управляющий вход которого соединен с выходом второго перемножителя, и блок вычитания, соединенный входами соответственно с выходами первого перемножителя и системы ФАПЧ, а выходом — с первым входом первого фазового детектора.

На чертеже приведена структурная электрическая схема демодулятора.

Демодулятор содержит первый фазовый детектор 1, - первый усилитель-ограничитель 2, систему ФАПЧ 3, фазовращатель 4 на тт/2, второй фазовый детектор 5, второй усилитель-ограничитель 6, первый перемножитель 7, второй перемножитель 8, фазовый коммутатор 9 на + д/4 и блок 10 вычитания, кроме того система ФАПЧ состоит из фазового дискриминатора 11, фильтра 12, генератора 13, управляемого

819984 напряжением, и фазовращателя 14 на л/4.

Демодулятор работает следующим образом.

Входной сигнал демодулятора проходит через перемножитель 7, где освобождается 5 от однократной манипуляции информационной фазы и поступает на вход системы

ФАПЧ 3, вырабатывающей опорный сигнал, синхронный с несущей входного сигнала демодулятора. В блоке 10 выходной 10 сигнал перемножителя 7 вычитается из опорного сигнала. Фазовый детектор 1 осуществляет детектирование амплитуды и фазы входного сигнала демодулятора. На выходах усилителей-ограничителей 2, 6 15 вырабатываются оценки модулирующих функций. Перемножитель 8 и фазовый коммутатор 9 вносят однократную манипуляцию фазы в опорное колебание, синхронную с оставшейся после перемножителя 7 однократной манипуляцией фазы во входном сигнале демодулятора. Вследствие изложенного, фазовый дискриминатор

11 системы ФАПЧ 3 становится нечувствительным к информационной манипуляции фазы входного сигнала демодулятора.

Амплитудные флюктуации входного сигнала компенсируются вследствие действия петли обратной связи, включающей в себя блок 10, фазовый детектор 1 и перемножитель 7. Этим достигается положительный эффект устранения дополнительных флюктуаций фазы опорного колебания формируемого ФАПЧ.

Точность восстановления фазы несущей 35 входного сигнала демодулятора не зависит от коэффициентов передачи блоков демодулятора. Таким образом, устраняется погрешность восстановления фазы несущей, зависящая от неравенства и нестабильно- 40 сти коэффициентов передачи блоков демодулятора, и, следовательно, повышается помехоустойчивость предложенного устройства по сравнению с прототипом.

Таким образом, в предложенном демоду- 45 ляторе устранена погрешность фазы формируемого опорного колебания, обусловленная неравенством и нестабильностью значений коэффициентов передачи блоков демодулятора, осуществляющих реверсивную модуляцию.

Применение предложенного демодулятора улучшит такие качественные показатели системы связи в целом, как, например, пороговый уровень приемника, требуемая мощность передатчика, скорость передачи информации, вероятность ошибочного приема, и позволит существенно ослабить требования на проектирование остальных ее устройств, Формула изобретения

Демодулятор сигналов с двукратной фазовой манипуляцией, содержащий последовательно соединенные первые фазовый детектор и усилитель-ограничитель, последовательно соединенные систему фазовой автоподстройки частоты (ФАПЧ) и фазовращатель на л/2, вторые фазовый детектор и усилитель-ограничитель, при этом вторые входы фазовых детекторов объединены и являются входом устройства, а выходы усилителей-ограничителей являются выходами устройства, отличающийся тем, что, с целью повышения помехоустойчивости, в него введены первый перемножитель, входы которого подключены соответственно к входу устройства и выходу первого фазового детектора, а выход — к первому входу системы ФАПЧ, второй перемножитель, входы которого подключены соответственно к выходам усилителей-ограничителей, фазовый коммутатор на + - л/4, включенный между выходом фазовращателя на

sr/2 и вторым входом системы ФАПЧ, управляющий вход которого соединен с выходом второго перемножителя, .и блок вычитания, соединенный входами соответственно с выходами первого перемножителя и системы ФАПЧ, а выходом — с первым входом первого фазового детектора.

Источники информации, принятые во внимание при экспертизе

1. Н. Yamamoto, IEEE Trans. on Communication, Com. 20, August, 1972.

819984

Редактор Н. Белявская

Заказ 1012/1 Изд. М 365 Тираж 712 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Составитель Е. Смирнова

Техред И. Ненчко

Корректоры: А. Степанова и Л, Орлова