Устройство для сопряжения каналовввода-вывода c устройством управленияоперативной памятью многопроцессор-ной вычислительной машины

Устройство для сопряжения каналовввода-вывода c устройством управленияоперативной памятью многопроцессор-ной вычислительной машины

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик (ii) 822168

К АВТОРСКОМУ СВИДЕТИЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 2606.79 (21) 2789819/18-24 (51)М. Кл.

G F 3/04 с присоединением заявки Йо

Государственный комитет

СССР но делам изобретений и открытий (23) ПриоритетОпубликовано 150481 Бюллетень 14

Дата опубликования описания 150481

681 325 (088.8) (72) Авторы изобретения

A. И. Слуцки н и Л. М. Логачева (71) Заявитель (54 ) УСТРОЙСТВО ДЛЯ СОПРЯХ<ЕНИЯ КАНАЛОВ ВВОДА

ВЫВОДА С УСТРОЙСТВОМ УПРАВЛЕНИЯ ОПЕРАТИВНОЙ

ПАМЯТЬЮ МНОГОПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЬНОЙ

МАШИНЫ

Изобретение относится к вычислительной технике и может быть использовано в системах для управления обменом информацией между процессорами и каналами ввода-вывода с оперативной памятью мультипроцессорной вычислительной машины.

Известны устройства для управления обменом, содержащие блок приоритета входной шины, входные буферные памяти каналов, выходные буферные памяти каналов, блок приоритета опе- . ративной памяти, блок приоритета выходной шины, входной регистр дан- ных, регистр адреса, регистр марке- 15 ров, регистр кодов защиты памяти, регистр сигналов сопровождения, выходной регистр данных (1g .

Недостаток этих устройств состоит в большом объеме оборудования, неЪб- 20 .ходимом для обслуживания запросов каждого канала, что ограничивает количество используемых в вычислительной машине каналов ввода-вывода, в низкой пропускной способности и эффективности взаимодействия с оперативной памятью, что существенно снижает пропускную способность из-за конфликтов по выходным информационным шинам. Кроме того, эти устройст 30 ва не имеют средств для считывания и записи информации в сверхоперативную буферную память (СБП), что не позволяет использовать их во взаимодействии с СБП, содержимое которой не является копией информации в оперативной памяти.

Наиболее близким к изобретению по технической сущности является устройство, содержащее регистр запросов каналов, регистр приоритета каналов, регистр конца массивов, регистр приоритетов концов массивов, схеьн алгоритмов, регистр управлякщих признаков, регистр сопровождения в канал, регистр информации в канал, регистр управления,. регистр управляющих признаков в память, буферную память информации, ре". гистр адреса буферной памяти, регистр маркеров буферной памяти, регистр ключей защиты буферной памяти, регистр информации в память, регистр маркеров в память, регистр ключей защиты в память, буферную память маркеров, буферную память ключей защиты, блок управления, блок приоритета селектора буферной памяти, регистр адреса в память. Это техническое решение использует расслоение опера822168 тивной памяти и имеет большое быстродействие P2) .

Недостатком этого устройства является низкая пропускная способность, так как оно не устраняет конфликты по выходным информационным шинам, и большие затраты оборудования.

Цель изобретения — повышение пропускной способности путем ликвидации конфликтов по выходным информационным шинам, обеспечение возможности считывания и записи информации в сверхоперативную буферную память, более полного использования расслоения оперативной памяти, кроме того, уменьшение аппаратурных затрат на его реализацию без сокращения его функциональных возможностей.

Поставленная цель достигается твм,, что в устройство, содержащее блок приоритета, выход которого является выходом приоритета устройст- 20 ва, информационные входы — выходами запросов устройства, а управляющий вход — управляющим входом устройства, блок управления, вход приоритета. буферной памяти которого подключен 25 к управлякщему входу устройства, вход приоритета оперативной памяти является входом приоритета оперативной памяти устройства, селектор адреса памяти, выход которого подключен к адресному входу блока памяти, информационный нход которого соединен с информационным выходом регистра входной информации, а выход — со входом регистра считанной информации 35 выход которого является информационным выходом устройства, введены селектор маркеров, группа элементов И, селектор запросной-информации, коммутатор данных, селектор данных, блок формирования запросов, формирователь 40 адреса записи, формирователь адреса чтения, коммутатор сопровождакщей информации, селектор управлякщих слов, блок регистров управляющих слов и с лектор входной информации, 45 причем информационные входы селектора входной информации являются соответствующими информационными входами устройства, управлякщий вход соединен с выходом приоритета блока при- 50 оритета, а выход - co входом регистра входной информации, управляющий выход которого подключен ко входу кода операции формирователя адреса записи, к первому адресному входу селектора запросной информации и к информацИонному входу блока регистров управляющих слов, выход номера канала которого соединен со входом номера канала блока формирования за просов и со входом номера канала 60 коммутатрра сопровождающей информации, выход адреса блока регистров управляющих слов соединен с адресным .входом блока формирования запроаов, а группа выходов управлякщих слов - 65 с соответствующими информационными входами селектора управлякщих слов, выходы маркеров которого подключены к соответствующим входам селектора маркерон и элементов И группы, выход кода операции селектора упранлякщих слов подключен ко входу кода операции формирователя адреса чтения, а адресный выход — ко второму адресному входу селектора запросной информации, выход которого является выходом обращения в буферную память устройстна, а управлянщий вход соединен с выходом приоритета блока приоритета, со входом приоритета блока формирования запроса, с управляющим входом формирователя адреса записи и со входо м приоритета канала блока управления, выход номера зоны которого подключен ко входу номера зоны блока памяти и к управляющему входу блока регистров управляющих слов, выход эанятости — ко второму упранлякщему нходу блока приоритета, выход наличия данных. — ко входу наличия данных блока формирования запросов, выход ожидания обслуживания — к упранлякщему входу блока формирования запросов, а выход запросов обслуживания — к управляющему входу коммутатора сопровождающей информации и ко входу коммутатора данных, выход которого соединен с перным входом селектора данных, второй и третий входы которого являются информационными входами устройства, а выход — информационным выходом устройства, выход формирователя адреса записи подключен ко входу записи селектора адреса памяти, вход чтения которого соединен со входом адреса селектора маркеров и с выходом Формирователя адреса чтения, упранляющий вход которого подключен ко входу приоритета оперативной памяти устройства, выходы запросов оперативной памяти и выход запросов буферной памяти блока формирования запросов являются соответственно выходом запросов оперативной памяти и выходом запросов буферной памяти устройства, выход кода операции селектора управлякщих слов, адресный выход селектора управлякщих слов, выходы элементов И группы и селектора маркеров являются соответствующими выходами обращения в оперативную память устройства, выход коммутатора сопровождакщей информации является управляющим выходом .устройства, а также тем, что блок управления содержит триггер записи, вход которого соединен с выходом первого элемента И, а выход -. со входами триггеров приема запроса и признака занятости, выходом подключенного к первым входам второго и третьегО элементов И и через первйй элемент НЕ к первому входу первого элемента И, второй вход которого является входом приоритета канала бло822168 ка, выход и второй вход третьего эле,мейта И соединены соответственно с выходом наличия данных блока и через второй элемент НЕ с выходом триггера наличия данных в буферной памяти, вход которого подключен ко входу приоритета буферной памяти. блока и первым входам первого и второго элементов ИЛИ, вторые входы которых соединены с входом приоритета оперативной памяти блока, а выходы — соответственно со входами триггеров признака обслуживания и признака выдачи сопровождения информации, выходы, которых подключены соответственно через третий и четвертый элементы HE ко входам четвертого элемента И, выход которого является выходом ожидания обслуживания блока, выход триггера приема запроса и входы второго и третьего элементов HE подключены к соответствующим входам третьего и четвертого 20 элементов ИЛИ, выход которого через пятый элемент НЕ соединен с первым входом пятого элемента ИЛИ, выходом соединенного с выходом занятости блока, а входом — через шестой элемент 5

HE с выходом второго элемента И, вход четвертого. элемента НЕ является выходом запросов обслуживания блока, и тем, что блок формирования запросов содержит триггер запроса буферной па- . мяти, выход которого является выхо30 дом запроса буферной памяти блока, а вход подключен к выходу первого элемента ИЛИ, входы которого подсоединены соответственно ко входу приоритета б ока и выходу первого элемента 35

И, первым входом соединенного с выходом второго элемента ИЛИ, а вторым входом — через элемент HE с выходом третьего элемента ИЛИ, регистры адреса и номера приоритета, информацион- 40 ные входы которых являются соответственно адресным входом и входом номера приоритета блока, управляющие входы соединены с выходом триггера запроса оперативной памяти, а выходы являют- 45 ся соответствующими шинами выхода запроса оперативной памяти блока, вход триггера запроса оперативной памяти подключен к выходу второго элемента И, входы которого соединены соответственно с управляющим входом блока и входом наличия данных блока и соответствующими входами третьего элемента И и элементов И группы, выходи которых подключены к соответствующ м вход . Второго элемента ИЛИ. 55

На фиг. 1 представлена блок-схема устройства, на фиг. 2 — схема приема конкретной реализации блока управления; на фиг. 3 - пример блок-схемы блока формирования запросов; на фиг. 49

4 - пример блок-схемы селекторов.

Устройство для сопряжения (фиг.1) содержит блок 1 приоритета, блок 2 управления, селектор 3 входной информации, регистр 4 входной информации, 65 блок 5 памяти записываемых данных, регистр 6 считанной информации, фор чирователь 7 адреса чтения, формиро- ватель б адреса записи, коммутатор 9 сопровождающей информации, блок 10 регистров управляющих слов сел::.

11 адреса памяти, блок 12 формирования запросов, селектор 13 управляющих слов, коммутатора 14 данных, се- лектор 15 запросной информации, элементы И 16 группы, селектор 17 маркероэ, селектор 18 данных, входы 19 запросов устройства, информационные входы 20 устройства, управляющий вход

21 устройства, вход 22 приоритет:= оперативной памяти (ОП) ЭВМ устройства, информационные входы 23 и 24 (данных) устройства, выход 25 наличия данных, информацйонный выход 26, выход 27 обращения в буферную память устройотва управления памятью, выход 28 запросов оперативной памяти ЭВМ, выход 29 запросов (сверхоперативной) буферной памяти (СБП) ЭВМ, управляющий выход

30, выходы 31-34 обращения в ОП ЭВМ, . информационный выход 35 (данных)устройства, вход 36 приоритета, выход 37 запросов обслуживания блока 2 управления, выход 38 номера эоны, выход 39 занятости, выход 40 ожидания обслуживания, выход 41 приоритета. лок 2 управления предназначен для обслуживания одного запроса от канала ввода-вывода и содержит триггер 42 записи, элементы ИЛИ 43 и 44, триггер

45 приема запроса, триггер 46 признака занятости, триггер 47 признака наличия данных в сверхоперативной буферной памяти ЭВМ, триггер 48 признака обслуживания запроса, триггер 49 признака выдачи сопровождающей информации, элементы HE 50, третий элемент

И 51, шифратор 52, второй и четвертый элементы И 53 и 54, третий, четвертый и пятый элемент ИЛИ 55 и 56, входы

57-59 соединены соответственна с выходами триггеров 45-47 аналогичных схем.

-Блок 12 формирования запросов (фиг. 3) содержит элементы И 60 группы, элементы ИЛИ 61, элемент HE 62, регистры 63 адреса и номера приоритета, триггеры 64 и 65 запросов ОП и

СБП соответственно, причем входы 66 элементов И соединены с выходами соответствующих элементов И .60 других групп.

Селекторы 3, 11, 13, 17 и 18(фиг.

4) содержат элемент HE 67, элемент

И 68, элемент ИЛИ 69.

Устройство работает следующим образом.

Данное устройство обеспечивает выполнение следующих видов операций при обращении каналов ввода-вывода в оперативную память: чтение блока информации (четыре слова, каждое из которых содержит 64

822168

8 разряда и 8 контрольных рЕ3рядов по четности для каждого байта);. чтение слова; .запись блока информации; запись слова; запись неполного (в соответствии с маркерами записи) блока информации; запись неполного слова.

Три вида операций ..(чтение блока, запись блока, запись неполного блока) не выполняются известным устройством.

Введение этих операций позволяет максимально использовать расслоение оперативной памяти.

Выполнение любой из названных операций начинается с обработки запросов и приема информации от каналов. ввода-вывода. Принимаемая информация состоит из управляющего слова и данных (для операции записи).

Из каналов ввода-вывода на входы

19 запросов устройства поступают зап- 2() росы. Запрос состоит из сигнала сопровождения, номера приоритета обращения канала в память и признака "срочности", сигналиэирующего об угрозе переполнения внутренней буферной памяти канала, При наличии хотя бы одного запроса и разрешения, поступающего по второму управляющему входу, блок 1 устанавливает предварительный приоритет одному из каналов. Этот предварительный приоритет управляет приемом управляющего слова через входы- 20, селектор 3 входной информации на 72-х разрядный (разряды О/63 и 8 контрольных разрядов по четности) регистр 4 входной информации. Управляющее слово содержит код операции (О/3 разряды), код защиты памяти {4/7 разряды), адрес обращение в оперативную память (8/31 разряды) и маркеры записи (32/63 разряды) ° Одновременно с 40 приемом управляющего слова блок 12 .вырабатывает и направляет по выходу

29 запрос в блок приоритета сверхоперативной буферной памяти. Реакция на этот запрос поступает по входу 21. 45

В случае, если запросу не присвоен приоритет, канал ввода-вывода информируется об этом по выходу 41, что побуждает его повторять свой запрос.

Если приоритет присвоен, то, получив об этом сигнал по выходу 41, канал ввода-вывода должен перейти (для операции записи в .оперативную память) к передаче данных, а для операции чтения процедура приема заканчивается.

Блок памяти 5 разделен условно на зоны (емкость зоны - 32 байта,т.е. блок информации). Каждой зоне соответствует один иэ регистров блока 10 регистров управляющих слов. Количество зон блока 5 и соответственно ре- 60 гистров в блоке 10 практически не зависит от количества подключенных каналов ввода-вывода (йапример, четы рех эон достаточно при изменении количества подключенных каналов от 4 65 до 32), ° так как прием вопросов занимает один машинный такт, что значительно короче, чем цикл оперативной памяти.

Каждому иэ регистров блока .10 соответствует группа триггеров 42, 45-49

{фиг. 2) управляющих приз наков. По сигналу о присвоении приоритета, поступающему по входу 36, если триггер

46 установлен в "0" (соответствующий регистр блока 10 свободен) устанавливается в единицу триггер 42. Если в блоке 10 несколько регистров свободны, то разрешение приема управляющего слова (установка в "1" триггера 46) формируется для регистра с меньшим номером. Состояние триггера 42 переписывается на триггеры 45 и 46. Причем, триггер 42 в состояние "1 " находится один такт, обозначая начало приема запроса от канала ввода-вывода, триггер 45 находится в состоянии

"1" до окончания записи данных в блок

5, триггер 46 находится в состоянии

"1" до окончания обслуживания запроса.

После установления приоритета адрес запрошенной каналом ввода-вывода информации вместе с кодом операции и кодом защиты памяти иэ регистра 4 через селектор 15 передается в блок кодов защиты памяти и матрицу адресов сверхоперативной буферной памяти.

По входу 21 в блок 2 поступают сведения о наличии данных в сверхоперативной буферной памяти. Если данные имеются, то триггер 47 устанавливается в единицу. Состояния всех триггеров 45 блока 2 шифруются шифратором

52, выходы которого адресуют зону блока 5 и регистр блока 10 для приема управляющего слова иэ регистра 4.

Для операции чтения запись в блок 5 памяти не производится, а прием запроса на обслуживание оканчивается переписью управляющего слова из регистра 4 на выбранный регистр блока 10.

При операции записи канал ввода-вывода по входам 20 (тем же, что были использованы для передачи управлякщего слова) передает одно слово данных (для операции записи слова) и четыре слова последовательно (для операции записи блока), Эти данные через селектор 3 и регистр 4 поступают на вход блока 5. Адрес записи этих данных внутри выбранной зоны блока 5 вырабатывается формирователем 8 и через селектор 11 поступает в блок 5 памяти.

Для операции записи после переписи управляющего слова иэ регистра 4 на выбранный регистр блока 10 прием запроса на обслуживание заканчивается записью данных в блок 5.

Если принят запрос на чтение бло.ка информации и известно, что зта информация отсутствует в,СБП, то по сигналам, поступающим от блоков 10,, 822168

35

Формула изобретения

2, 1, блок 12 вырабатывает и направляет запрос в блок приоритета операЪивной памяти по выходу 28 от каждо

ro иэ регистров блока 10; При получении сигнала присвоении приоритета запросу какого-либо регистра в блоке 2 устанавливается в"1" соответствующий триггер 48 и адрес и код опе- рации иэ блока 10 через селектор 13 по выходам 33 и 32 соответственно передается в адаптер памяти. Через время, определяемое циклом оперативной памяти, из адаптера памяти поступают данные последовательно по 8 байт и сопровождающая их информация.

Сопровождающая информация принимается в блок 2, который управляет передачей каналу ввода-вывода сопровождающей информации через коммутатор 9 и данных через селектор 18, Селектор 18 управляет коммутатором

14.

Обслуживание запроса канала ssoда-вывода на чтение слова,(8 байт j отличается от описанной процедуры только количеством слов, пердаваемых каналу.

Если принят запрос на запись блока или слова информации и известно, что эта информация отсутствует в СБП, то по сигналам, поступакщим от блоков 10, 2, 1, блок 12 вырабатывает и направляет запрос в блок приоритета оперативной памяти по выходу 28 от каждого из регистров блока 10.

При получении сигнала о присвоении приоритета в блоке 2 устанавливается в "1", соответствукщий триггер 48, адрес и код операции иэ блока 10 через селектор 13 по выходам 33 и 32 соответственно первцается в адаптер памяти, а в блоке 7 формируется в соответствии с кодом операции адрес чтения записываеьь х в оперативную память данных. При этом зона блока

5 задается установленным в "1" триггером 48.

Считанные иэ блока 5 памяти данные записываются на регистр б и последовательно по 8 байт передаются в адаптер памяти, причем при -записи слава передается одно слово. После этого устанавливается в "1" триггер

49 блока 2. В ближайший машинный такт, в котором нет передачи считанных из памяти данных и сопровождающей их информации, т.е. шина выход

30 свободна, сведения об окончании обслуживания запроса передаются каналу ввода-вывода. При записи неполного блока или слова инфЬрмации маркеры записи иэ блока 10 через селек- тор 13 поступают на входы элементов

И 16, с выходов которых признак неполной записи передается по, шине(выходу) 31 в адаптер памяти. Маркеры записи передаются в адаптер памяти через селектор 17 по выходу 34.

Если адресуемые каналом ввода-вывода данные находятся в СБП, то во время приема запроса в блоке 2 устанавливается в "1" триггер 47. Блок 2 по выходу 39 запрещает блоку 1 при- сваивать приоритеты следующим запросам каналов ввода-вывода до тех пор, пока запрос, данные для которого находятся в СБП, не будет обслужен.

Описанные дисциплины обслуживания запросов, данные для которых находятся в СБП, и дисциплина передачи каналам информации об окончании обслуживания запросов на запись позволили ликвидировать конфликты по выходным шинам устройства.

Таким образ м, устройство позволяет повысить пропускную способность за счет ликвидации конфликтов по выходным информационным шинам, обеспечения возможности считывания и записи информации в сверхоперативную буферную память, максимального использования расслоения оперативной памяти.

Кроме того, реализация данного изобретения по сравнению с известным позволяет сократить оборудование устройства в два раза при тех же функциональных возможностях. Сокращение оборудования достигнуто, в основном, за счет уменьшения емкости блока памяти, которая не зависит от количества подключенных каналов ввода-вывода, и исключения из состава устройства блока памяти для считанных из оперативной памяти данных.

1. Устройство для сопряжения каналов ввода-вывода с устройством управления оперативной памятью многопроцессорной вычислительной машины, содержащее блок приоритета, выход которого является выходом приоритета

45 устРойства, информационные входы— ,входами запросов устройства, а управляющий вход. — Управляющим входом устройства, блок управления, вход приоритета буферной памяти которого подключен к управлякв вму входу устройства, вход приоритета оперативной памяти является входом приоритета оперативной памяти устройства, селектор адреса памяти, выход которого подключен к адресному входу блока памяти, информационный вход которого соединен с информационным выходом регистра входной информации, а выход — со входом регистра считанной информации, выход которого явля60,ется информационным выходом устройства, о т л и ч а ю щ е е с я твм, что, с целью повышения пропускной способности, в него введены селек- тор маркеров, группа элементов И, селектор запросной информации, ком922168

12 мутатор данных, селектор данных, блок формирования запросов, формир ватель адреса записи, формирователь адреса чтения, коммутатор сопровождающей информации, селектор управля ощих слов, блок регистров управляю" щих слов и селектор входной информации, причем информационные входы селектора входной информации являются соответствующими информационными входами устройства, управляющий вход соединен с выходом приоритета блока приоритета, а выход - со .входом регистра входной, и нформации,:управляющий выход которого подключен ко входу кода операции формирователя адреса записи, к первому адресному вхбду селектора запросной информации и к информационному входу блока регистров управлякщих слов, выход номера канала которого соединен со входом номера канала блока формирования запросов и со входом номера канала коммутатора сопровождающей информации, выход адреса блока регистров управляющих слов соединен с адресным входом блока формирования запросов, а группа выходов управляющих слов —. с соответствукщими информационными входами селектора управляющих слов, выходы маркеров которого подключены к соответствукщим входам селектора маркеров и элементов И группы, выход кода операции селектора управляющих слов подключен ко входу хода операции формирователя адреса чтения, а адресный выход — ко второму адресному входу селектора запросной информации, выход которого является выходом обращения в буферную память устройства, а управляющий вход соединен с выходом приоритета блока приоритета, со входом приоритета блока формирования запроса, с управляющим входом формирователя адреса записи и со входом приоритета канала блока управления, выход номера зоны которого подключен ко входу номера зоны. блока памяти и к управляющему входу блока регистров управлякщих слов, выход занятости - ко второму управляющему входу блока приоритета, выход наличия данных — ко входу наличия данных блока формирования запросов, выход ожидания обслуживания - к управляющему входу блока формирования запросов, выход запросов обслуживания - к управляющему входу коммутатора сопровождающей информации. и ко входу коммутатора данных, выход которого соединен с первым входом се, лектора данных, второй и третий входы которого являются информационными входами устройства, а выход — информационным выходом устройства, выход формирователя адреса записи под ключен ко входу записи селектора адреса памяти, вход чтения которого соединен со входом адреса селектора маркеров и с выходом формирователя адреса чтения, управляющий вход которого подключен ко входу приоритета оперативной памяти устройства, выходы запросов оперативной памяти и выход запросов буферной памяти блока формирования запросов являются соответственно выходом запросов оператив ной памяти и выходом запросов буферной памяти устройства, выход кода операции селектора управляющих слов, адресный выход селектора управляющих слов, выходы элементов И группы и селектора маркеров являются соответствующими выходами обращения в оперативную память устройства, выход

15 коммутатора сопровождающей информации является управляющим выходом устройства.

2. Устройство по и. 1; о т л и ч а ю щ е е е я тем, что блок управ2О ления содержит триггер записи, вход

Ф, которого соединен с . выходом первого элемента И, а выход — co входами триггеров приема запроса и признака занятости, выходом подключенного к первым входам второго и третьего элементов И и через первый элемент HE к первому входу первого элемента И, второй вход которого является входом приоритета канала блока, выход и второй вход третьего элемента И соединены соответственно с выходом наличия данных блока и через второй элемент

НЕ с выходом триггера наличия данных в буферной памяти, вход которого подключен ко входу приоритета буферной памяти блока и первым входам первого и второго элементов ИЛИ, вторые входы которых соединены со входом приоритета оперативной памяти блока, а выходы — соответственно со входами

gp триггеров признака обслуживания и признака выдачи сопровождения информации, выходы которых подключены соответственно через третий и четвертый элементы НЕ ко входам четвертого элемента И, выход которого является выходом ожидания обслуживания блока, выход триггера приема запроса и входы второго и третьего элементов НЕ подключены к соответствукщим входам третьего и четвертого элементов ИЛИ, выход которого через пятый элемент

НЕ соединен с первым входом пятого элемента ИЛИ, выходом соединенного с выходом занятости блока, а входомчерез шестой элемент НЕ с выходом

55 второго элемента И, вход четвертого элемента НЕ является выходом запросов обслуживания блока.

3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок фор®О мирования запросов содержит триггер запроса буферной памяти, выход которого является выходом запроса буфер ной памяти блока, а вход подключен к выходу первого элемента ИЛИ, входы

65 которого подсоединены соответственно

822168

14 ко входам приоритета блока и выходу первого элемента Й, первым входом соединенного с выходом второго элемента ИЛИ, а вторым входом — через элемент НЕ с выходом третьего элемента ИЛИ, регистры адреса и ноМера приоритета, информационные входы которых являются соответственно адресным входом и входом номера приоритета блока, управляющие входы соединены с выходом триггера запроса оперативной памяти, а выходы являют- t0 ся соответствующими шинами выхода запроса оперативной памяти блока, вход триггера запроса оперативной памяти подключен к выходу второго элемента И, входы котого соединены соответственно с управлякщим входом блока и входом наличия данных блока и соответствукащми входами третьего элемента И и элементов И группы, выходы которых подключены к соответствукним входам второго элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Патент СШй 9 Зб99530, кл. 340-172.5, опублик; 1972.

2. Процессор ЕС-2060. Техническое описание Ц53.057.006Т03, с. 27 (прототип).

Составитель В,Вертлиб

Редактор М.Петрова Техред лМ.Голинка Корректор Е.Рсшко

Заказ 1857/74 Тираж 745 Подписное

ВНИИПИ Государственного комитета .СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4