Преобразователь последовательногокода b параллельный

Преобразователь последовательногокода b параллельный

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

>822 5 (61) Дополнительное к авт, сеид-ву Р б 28485 (22) Заяв åHî 100779 (21) 2794506/18-24 (51)М. K„3

G 06 F 5/04 с присоединением заявки ¹

Государственный комитет

СССР но делам изобретений, и открытий (23) Приоритет—

Опубликовано 15048 1 Бюллетень МЯ 14

Дата опубликования описания 1504 81 (5З) НЖ 681. 325 (088,8) (72) Авторы изобретения

Ю. А. Плужнико=, Е. A. Евсеев, В. И. Косоголов и А, Н. Горбунов (71) Заявитель (54 ) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО

КОДА В ПАРАЛЛЕЛЬНЫЙ

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной и измерительной техники.

По основному авт. св. Р 628485 известен преобразователь последовательного кода в параллельный, содержащий элементы И, первые и вторые управляющие входы которых соединены соответственно непосредственно и через дополнительные элементы задержки с выходами распределителя импульсов, а. выходы — с единичными входами статических триггеров, нулевые входы которых подключены к шине Сброс, информационный вход преобразователя сое-динен со входом элемента задержки f1) .

Недостатком данного преобразователя является недостаточная достонерность преобразования, обусловленная возможностью записи ложной информации в статические триггеры устройства. Ложная информация может записываться вследствие нозмо>кного перекрывания но времени сигналов, действующих на двух управляющих входах й-ro элемента И с (й-1)-м задержанным информационным импульсом, поступающим на объединенные входы всех элементов И.

Целью изобретения является повышение точности преобразования.

Поставленная цель достигается тем, что в преобразователь последовательного кода в параллельный, по авт. свид. 9 628485, введен дополнительный элемент И, первый и второй входы которого подключены соответственно непосредственно.и через элемент задержки к информационному входу преобразователя, а выход — к объединенным входам всех элементов И.

На чертеже принедена блок-схема предлагаемого преобразователя.

ПреобразователЬ последовательного кода в параллельный содержит элемент

1 задержки, элементы И 2, распределитель 3 импульсов, элементы 4 задер>кки,. статические триггеры 5, до2() полнительный элемент И б, информационный вход 7, шину Сброс 8. Информационный вход 7 соединен с первым входом дополнительной схем> непосредственно, а со вторым входом — через

25 эл ;ент 1 з„„ержки. В х„ до, т ьного элемента И 6 соединен с объединенными входами элементов И 2. Первые управлякщие входы элементов И 2

;непосредственно, а вторые управляюЗО щие входы через элемент задержки 4

822175

Формула изобретения

Составитель Н.Шелобанова

Редактор A. Наурсков Техред Ж. Кастелевич

Корректор E- Рошко

Подпис ное

Заказ 1857/74 Тираж 745

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, МосКва,:K-35, РаушСкая наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 о соединены с выходами распределителя

3. Выходы элементов И 2 соединены с единичными входами триггеров 5, нулевые входы которых подсоединены к шине Сброс 8.

Преобразователь последовательногО кода в параллельный работает следующим образом.

В исходном состоянии статические триггеры 5 находятся в нулевом состоянии после сброса, пришедшего по шине 8. Информационные импульсы поступают на первый вход дополнительного элемента И б непосредственно, а на второй вход — через элемент 1 задержки. Выходные импульсы элемента

И 6 поступают на объединенные входы элементов И 2. На первые управляющие входы И 2 импульсы поступают непосредственно, а на вторые управляющие входы через элементы задержки 4. На входы элемента И 2 сигналы поступают в следующей последовательности: первым приходит синхроимпульс c распределителя 3 на первый управляющий вход, з атем. на второй управляющий вход поступает синхроимпульс, прошедший через элемент 4 задержки, и последним на вход элемента И 2 поступает информационный сигнал с элемента

И б, прошедший по шине 7 и задержанный в элементе 1 задержки. В результате на выходе элементов И 2 появляется сигнал длительностью, соответствующей времени совпадения трех сигналов. Сигналы с выходов элементов

И 2 поступают на единичные входы триггеров 5. Информационные импульсы проходят одновременно с синхроимпульсами на соответствующие триггеры в состояние "1", оставшиеся триггеры остаются в прежнем (нулевом) состоянии.

Предлагаемый преобразователь позволяет повысить достоверность преобразования за счет исключения воэможности записи ложной информации в ста-. тические триггеры. Это достигается тем, что задний фронт информационного импульса на выходе дополнительного элемента И 6 совпадает с задним фронтом информационного импульса ма входе устройства.

Преобразователь последовательного

Щ кода в параллельный, по авт. свид.

9628485, отличающийс я тем, что, с целью повышения точности преобразования, в него введен дополнительный элемент И, первый и второй входы которого подключены соответственно и непосредственно через элемент задержки к информационному входу преобразователя, а выход — к объединенным входам всех элементов И.

И ст очни ки и нф ор мацни, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 628485 кл. G Об F 5/04, 1976.