Преобразователь код-временной интервал

Преобразователь код-временной интервал

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 250679 (23) 2784633/18-21 (51)М. Кл.

Союз Советских

Социапистических

Республик с присоединением заявки Йо

Н 03 К 13/02

Государственный комитет

СССР но делам изобретений и открытий. (23) Приоритет

Опубликовано 15,0481.Бюллетень Н9 14 (53) УДК 681. 325 (088.8) Дата опубликования описания 15.0481

Ю.Н. Артюх, А.С. Рыбаков и И.Я. Вурцель (72) Авторы изобретения

Институт электроники и вычислительной те ники" - " - "- "-.Л

AH Латвийской CCP (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ КОД-ВРЕМЕННОИ

ИНТЕРВАЛ

Изобретение относится к измерительной и вычислительной технике и может быть использовано, в част- ности, в контрольно-измерительной аппаратуре и моделирующих комплексах.

Известен преобразователь код-временной интервал, содержащий генератор эталонной частоты, счетчик единичных приращений и схемы управления длительностью формируемого временного интервала (1) .

В таком преобразователе случайная ошибка преобразования .при несинхронном относительно сигналов эталонного генератора запуске соответствует периоду следования эталонных сигналов. Повышение точности преобразования в данных устройствах требует повышения частоты генератора и быстродействия счетчика единичных приращений.

Известен также преобразователь код-временной интервал, содержащий двухфазный генератор эталонной частоты, два Д-триггера для фиксации состояния генератора в момент начала преобразования, схему коммутации оптимальной фазы на счетчик единичных приращений, элементы управления ЗО длительностью формируемого интервала (2) .

Основным недостатком этого устройства является ограниченная точность преобразования. Точность преобразования в данном преобразователе определяется не частотой эталонного генератора, а временной разностью его фаз, однако минимальный сдвиг фаз должен быть не меньше времени задержки одного Д-триггера. Это обусловлено тем, что фиксация текущей фазы генератора осуществляется блокированием одного Д-триггера по R-входу с выхода другого Д-триггера, переключившегося первым. Величина задержки Д-триггера на базе, например, ТТЛ-схем составляет десятки наносекунд, что и ограничивает точность преобразования.

Кроме этого, увеличение числа фаз с целью снизить требуемое быстродействие счетчика, сопряжено с усложнением устройства, так как количество необходимых для блокировки R-входов и число входов схемы коммутации возрастает пропорционально числу фаз.

Цель изобретения — повышение точности

822348

На фиг. 1 представлена структурная электрическая схема преобразователя код-временной интервал; на фиг. 2 — блок-схема многофазного генератора, на фиг. 3 — блок-схема блока коммутации. Преобразователь содержит многофазный генератор 1 импульсов, выходы которого соединены с управляющими

Д-входами Д-триггеров 2 фиксации текущей фазы и входами 3 коммутируемых сигналов блока 4 коммутации. Выходы Д-триггеров 2 соединены с управляющими входами 5 блока 4, вход блокировки б которого подключен к выходу элемента 7 задержки. С-входы

Д-триггеров 2 подключены к выходу триггера 8 формирования временного интервала, выходной шине 9 преобраПоставленная цель достигается тем, что в преобразователь код-временной интервал, содержащий блок коммутации, входы управления которого подключены соответственно к выходам Д-триггеров, входы коммутируемых сигналов — к выходам многофазного генератора, а выход — к счетному входу счетчика единичных приращений, входы которого через вентили записи соединены с выходами регистра преобразуемого кода, а выходы— со входами элемента сравнения, выход которого подключен к первому входу триггера формировайия временного интервала, введен элемент задержки, подключенный выходом к входу блокировки блока коммутации, а входом— к выходу триггера формирования временного интервала и С-входам Д-триггеров, Д-входы которых соединены с соответствующими выходами многофазного генератора, второй вход триггера формирования временного интервала подключен к входной шине устройства.

Кроме того, многофазный генератор выполнен на соединенных последовательно активных элементах задержки, выхбды .которых подключены соответственно к выходам фаз многофазного генератора, а инверсный выход последнего активного элемента задержки соединен с входом первого.

Кроме того, блок коммутации выполнен на мультиплексоре, сумматоре по модулю два, элементе запрета, первый вход которого соединен с выходом сумматора по модулю два, первый вход которого подключен к выходу мультиплексора, адресные входы которого и второй вход сумматора по модулю два соединены соответственно с входами управления блока коммутации, информационные входы — с входами коммутируемых сигналов блока коммутации, а второй вход элемента запр та — с входом блокировки блока коммутации. зователя и входу элемента 7. Выходы регистра 10 преобразуемого кода через вентили 11 записи соединены с входами счетчика 12 единичных приращений, счетный вход которого подключен к выходу блока 4, выход— к входу элемента 13 сравнения. Выход элемента 13 соединен с первым входом триггера 8, второй вход ко-, торого подключен к входной шине 14

10 пр

Многофазный генератор импульсов (фиг. 2) представляет собой последовательно соединенные активные элементы 15 задержки, причем инверсный выход последнего элемента задержки соединен с входом первого элемента задержки, а выходы каждого элемента являются выходами фаз генератора.

Выход мультиплексора 16 (фиг. 3) соединен .с первым входом сумматора

20 17 по модулю два, а его выход — с первым входом элемента 18 запрета.

Второй вход сумматора 17 .и адресные входы мультиплексора 16 образуют управляющие входы 5 (фиг. 1) блока 4, информационные входы — входы

3 коммутируемых сигналов блока 4, чторой вход элемента 18 — вход .блокировки 6 блока 4, второй вход элемента 18 — вход блокировки 6 блока

4, а выход элемента 18 — выход блока 4.

Преобразователь код-временной интервал работает следующим образом.

В исходном состоянии Д-триггеры

2 и блок 4 коммутации обнулены и заблокированы сигналом с выхода триггера 8. Регистр 10 и счетчик

12 также обнулены (отсутствует запись преобразуемого кода).

Совокупность выходных сигналов ге40 нератора 1 в каждый момент времени образует текущую фазу, которая поступает на Д-входы Д-триггеров 2. В регистр 10 записывается код, подлежае- щий преобразованию. При этом в счет4$ чик 12 через вентили 11 заносится код, обратный записанному в регистре

10. По сигналу "начало преобразования", поступающему на управляющий вход шины 14 преобразователя, меняется сигнал на выходе триггера 8 (сигнал логического "0" меняется на логическую "1"). При появлении этого сигнала, поступающего на С-входы

Ц-триггеров 2 в них записывается значение текущей фазы генератора 1 и формируется передний фронт получаемого временного интервала, появляющегося на выходной шине 9 преобразователя. Этот же сигнал, через время задержки t, определяемое элементом б0 7, разблокирует блок 4 коммутации.

Эта задержка необходима, чтобы исключить появление ложных импульсов, воз", никающих при переходном процессе в

Д-триггерах 2 и блоке 4 коммутации. б5 Время задержки элемента 7 должно быть

822348 больше времени установления переходных процессов. Код, соответствующий текущей фазе генератора 1 в момент начала преобразования, запомненный

Д-триггерами 2, поступает на адресные входы з блока 4 коммутации, на входы 3 которого поступают сигналы с выхода генератора 1, и коммутирует на счетный вход счетчика 12 один из импульсов импульсной последовательности генератора 1. Коммутируется импульс, имеющий наименьший фазовый сдвиг по отношению к переднему фронту сигнала "начало преобразования". Передний фронт этого скоммутированного импульса привязывается к фронту импульса на выходе триггера

8 в пределах временного сдвига .между двумя смежными фазами генератора 1, а именно

Н 20 где Т вЂ” период генератора 1;

N; число фаз генератора 1.

Таким образом, фазовое рассогласование между этими импульсами не превышает значения, равного мини- 25 мальному сдвигу фаз генератора 1.

Счетчик 12 подсчитывает импульсы, поступающие на его вход, до тех пор, пока на его выходах не появляется кодовая комбинация "все нули". В 30 этом случае на выходе элемента 13 сравнения формируется сигнал, устанавливающий триггер 8 в исходное состояние, формируя тем самым задний фронт временного интервала и 35 сигнал блокировки Д-триггеров 2 и блока 4.

В представленном на фиг. 2 многофазном генераторе на активных элементах 15 задержки кодирование фаз (состояний выходов) осуществляется 40 ксдом Либау-Крейга (код Джонсона).

Кодовые комбинации, соответствующие двум. смежных фазам, отличаются друг от друга значениями только одного разряда (имеют единичное кодо- 45 все расстояние). Они образованы последовательным заполнением разрядов комбинации слева или справа единицами и нулями. Общее число кодовых комбинаций равно 2п, где и = 1,2,3,... — 50 число разрядов.

Для и = 4 кодовые комбинации могут иметь вид: 0000, 1000, 1100, 1110, 1111, 0111, 0011, 0001 (при заполнении единицами и нулями слева), 0000, 0001, 0011, 0111, 1111, 1100, 1000 (при заполнении единицами и нулями справа).

Применение многофазного генератора, работающего в коде Либау-Крейга, 60 .вместо унитарного кода в известном устройстве, позволяет сократить число Д-триггеров 2 вдвое.

Использование генератора 1 позволяет применить в преобразователе 65 блок 4 коммутации, представленный на фиг. 3. Так как фазы сигналов в форме меандра, снимаемых с парафазных выходов генератора 1, отличаются на ь (т, Где Т вЂ” период

2 частоты), то с входами 3 коммутируемых сигналов могут быть соединены только либо прямые, либо инверсные выходы генератора. Восстановление требуемой фазы подключаемого сигнала осуществляется с помощью сумматора 17 по модулю два (фиг. 3), который, в зависимости от значения

"игнала на его втором входе, работает либо как повторитель импульсов, либо как инвертор. Второй вход сумматора 17, являясь одним из адресных входов блока 4 (фиг. 1) подключен к старшему разряду регистра 2. если сигнал на втором входе сумматора 17 соответствует значению логического "0", то-он работает как повторитель, а если логической

"1 " — то как инвертор.

Действительно, логическую функцию, реализуемую сумматором 17 по модулю два, можно записать в следующем виде:

5 = С + V = CV VC V, где 5 — сигнал на входе сумматора, С вЂ” сигнал на первом входе сумматора, V — сигнал на втором входе сумматора (выход старшего разряда регистра).

При этом, если V = О, то 5 = С сумматора работает как повторитель, а если V = 1, то 5 = С вЂ” сумматор работает как инвертор.

Таким образом, происходит сокращение числа адресных входов 5 и входов 3 коммутируемых сигналов блока

4 коммутации, что, в свою очередь, приводит к упрощению преобразователя.

Формула изобретения

1. Преобразователь код-временной интервал, содержащий блок коммутации, входы управления которого подключены соответственно к выходам Д-триггеров, входы коммутируемых сигналов к выходам многофазного генератора, а выход — к счетному входу счетчика единичных приращений, входы которого через вентили записи соединены с выходами регистра преобразуемого кода, а выходы — со входами элемента сравнения, выход которого подключен к первому входу триггера формирования временного интервала, о т л ич а ю шийся тем, что, с целью повышения точности, в него введен элемент задержки, подключенный вы822348 ходом к входу блокировки блока коммутации, а входом — к выходу триггера формирования временного интервала и С-входам Д-триггеров, Д-входы которых соединены с соответствующими выходами многофазного генератора, второй вход триггера формирования временного интервала подключен к входной шине.

2. Преобразователь по и. 1, о тл и ч а ю шийся тем, что многофазный генератор выполнен на соединенных последовательно активных элементах задержки, выходы которых подключены соответственно к выходам. фаз многофазного генератора, а инверсный выход последнего активного элемента задержки соединен с входом первого.

3. Преобразователь по и. 1, о тл и ч а ю шийся тем, что блок коммутации выполнен на мультиплексоре, сумматоре по модулю два, элементе запрета, первый вход которого соединен с выходом сумматора по модулю два, первый вход которого подключен к выходу мультиплексора, адресные входы которого и второй вход сумматора по модулю два соединены соответственно с входами управления блока коммутации, информационные входы — c входами коммутируемых сигналов блока коммутации, а второй вход элемента запрета — с входом блокировки блока коммутации.

Источники информации, принятые во внимание при экспертиз

1. Авторское свидетельство СССР

Р 547964, кл. Н 03 К 13/02, 1975.

2. Авторское свидетельство СССР

Ð 508924, кл. Н 03 К 13/04, 25.10.74 прототип).

822348

Рыг.2

Фиг.д

Составитель В. Войтов

Техред М.Табакович Корректор С. Щомак

Редактор С. Тимохина

Заказ 1892/82 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4