Устройство для приема избыточнойинформации

Устройство для приема избыточнойинформации

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик (ii)824263 (61) Дополнительное к авт. свид-ву (22) Заявлено 120379 (21) 2771952/18-24 с присоединением заявки ¹â€” (23) Приоритет

Опубликовано 230481. Бюллетень № 15

Дата опубликования описания 230481 (51)М. Кл.

G 08 С 19/28

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 621. 398 (088 ° 8) (72) Авторы изобретения

H. П. Суворов, Ю. П. Зубков и С. В. Науменко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНОЙ

ИНФОРМАЦИИ

Изобретение относится к электросвязи, а именно к устройствам приема избыточных сигналов в целом и может найти применение в системах передачи дискретной информации, в которых для передачи информации используются избыточные коды большой мощности.

Известно устройство приема избыточ- 0 ных кодов в целом, состоящее из приемника и блока отождествления сигналов в целом. В известном устройстве высокая помехоустойчивость приема и возможность обрабатывать различные сигналы на основе избыточных кодов, в частности, как с одинаковой энергией всех используемых сигналов, так и сигналов с разными энергиями Е13

Недостатком известного устройства 20 является сложность реализации блока отождествления сигналов, а для кодов с числом информационных символов

К > 50 к его реализации в настоящее время практически невозможно. 25

Известно также устройство приема избыточных сигналов, содержащее приемник, пороговый селектор, вторую решающую схему (блок декодирования), блок сравнения мер похожести Е21. 30

Недостатком же является низкая помехоустойчивость.

Наиболее близким к предлагаемому по технической сущности является устройство поэлементного приема, состоящее из приемника, порогового селектора и блока декодирования (второй решающей схемы, в которой осуществляется отождествление входной кодовой комбинации с ближайшей разрешающей кодовой комбинацией). В связи с тем, что вторая решающая схема реализуется на элементах дискретной техники, она допускает практическое использование различных процедур отождествления, в том ччсле, и оптимальных (3) .

Однако, вследствие того, что выходной аналоговый сигнал приемника представляется выходным дискретным сигналом порогового селектора с очень низкой точностью (такт например, при использовании двоичных сигналов в дискретном сигнале содержится информация только о знаке аналогового сигнала, а информация о его амплитуде полностью отбрасывается) помехоустойчивость приема избыточной информации черезвычайно низкая.

824263

Цель изобретения — повышение помехоустойчивости устройства за счет использования всей апостериорной информации о принятом сигнале без изменения процедуры декодирования во второй решающей схеме.

Указанная цель достигается тем, что в известном устройстве для приема избыточной информации, содержащее приемник, вход которого соединен со входом устройства, выход — со входом первого порогового селектора, выход которого соединен со входом декодера, введены второй и третий пороговые селекторы, блоки буферной памяти, блоки регистров памяти, сумматор, блок вычитания, усилитель и блок управления выдачей информации, выход приемника соединен с первым входом блока вычитания и через первый блок буферной памяти с первым входом блока управления выдачей информации, выход и второй вход которого соединены соответственно с первыми входами и первым выходом первого блока регистров памяти, выход первого порогового селектора соединен через второй блок регистров памяти с первыми входами сумматора и непосредственно со вторым входом блока вычитания, выход которого через второй блок буферной памяти соединен с первыми входами усилителя, первые выходы усилителя через второй пороговый селектор соединены со вторым входом усилителя, вторые выходы усилителя соединены со вторыми входами сумматора, выходы которого через третий пороговый селектор соединены со вторыми входами декодера,выход декодера соединен со вторыми входами первого блока регистров памяти, второй выход которого соединен с выходом устройства.

На чертеже представлена функциональная схема устройства.

Она состоит из приемника 1, преобразуюшего элементы избыточного сигнала в аналоговые величины, например, амплитуду импульсов, первого порогового селектора 2, состоящего из элемента 2 сравнения, источника 22 порогового напряжения, блока 3 вычитания, в котором из величин амплитуд входных импульсов элемента 2 сравнения вычитаются величины амплитуд его выходных импульсов первого и второго блоков 4 и 5 буферной памяти, реализованных, напри мер, в виде дискретно-аналоговых линий задержки, усилителя б, состоящего из и усилителей 6, 62...бп с регулируемыми коэффициентами усиления, а также генератора б>г линейно-изменяющегося напряжения, выходное напряжение которого осуществляет синхронное изменение коэффициента усиления усилителей 6 > „, сумматора 7, осуществляющего поразрядное сложение комбинаций сигналов, поступающих на его входы и состоящего из и одноразрядных сумматоров (например,операционных усилителей 7г, 7...7„), второго блока 8 регистров памятй, реализуемого в виде, например, последовательного цифрового регистра, информация с которого считывается параллельно второго порогового сектора 9, состоящего из и элементов 9, 94...9г>сравнения, источника 9д поро гового напряжения и фиксатора 98 перехода величины порогового напряжения величиной амплитуды сигнала на выходе одного из усилителей 64,6,...6г>, третьего порогового селектора 10, состоящего из элементов 10», 102...10г> сравнения и источника 10> порогового напряжения первого блока 11 регистров памяти, состоящего из двоичных регистров 11А, 112...11, блока 12

20 управления выдачей информации, состоящего из и корреляторов 12„,12...12>1 и детектора 12 1максимального сигнала декодера 13, в котором каждой поступающей на его входы двоичной кодовой комбинации ставится в соответствие ближайщая разрешенная двоичнач кодовая комбинация и блока управления и синхронизации (он не приведен на функциональной схеме).

Работает устройство.следукнцим образом.

На вход приемника 1 поступает сложный избыточный сигнал. На выходе приемника 1 появляется (последовательно) совокупность аналоговых сигналов, соответствующих элементам входного сигнала. Каждый аналоговый сигнал подается на вход порогового селектора 2, а именно — на вход элемента

2 сравнения, на другой вход которо40 го поступает пороговое напряжение от источника 22 порогового напряжения (величина его устанавливается, как и в известном устройстве вручную).

В элементе 2 сравнения осуществляется сравнение величин входных сигналов. Если величина входного аналогового сигнала меньше. величины порогового напряжения, то на выходе элемента сравнения появляется сигнал

"0", в противном случае единичный сигнал, определяемый по величине отношения сигнал/шум, например "Н" и соответствующий неиска>ценному единичному элементу входного сигнала (при этом считается, что на длительности t > ï Т t отношение сигнал/шум не меняется). Таким образом, аналоговый сигнал преобразуется в двоичный °

B блоке 3 вычитания из величины двоичного сигнала вычитают величину со® ответствующего аналогового сигнала.

В результате в декодере 13 последовательно записывается кодовая комбинация соответствующая посимвольному приему входного сигнала. Декодер в ре65 гистр 11г после соответствующих опе824263 раций записывает (последовательно) двоичную разрешенную кодовую комбинацию, являющуюся ближайшей к двоичной посимвольной. В блок 8 регистров памяти также последовательно записывается и хранится в нем двоичная кодовая комбинация посимвольного приема. В блок 5 буферной памяти записывается и хранится совокупность аналоговых сигналов, полученных с выхода блока 3 вычитания. Из блока 5 памяти эти сигналы параллельно пода(О ются на усилители 6, 62...6 с регулируемыми коэффициентами усиления ° i3 это время запускается генератор

6д линейно изменяющегося напряжения и коэффициент усиления усилителей увеличивается (начальный коэффициент усиления равен 1). Выходные сигналы усилителей поДаются на элементы

9, 9 ... 9> сравнения к другим входам которых подключен источник 9,р 20 порогового напряжения. Как только в каком-нибудь элементе сравнения выходной сигнал усилителя превысит величину порогового напряжения, то сразу же срабатывает фиксатор пере- д хода 9Б, и генератор 6> линейно-изменяющегося напряжения выключится.

Усиленные сигналы с выхода усилителей 6 ; 6 ...6O подаются на входы соответствующих одноразрядных сумма30 торов 7, 7 ... 7p где суммируются с величинами сигналов, поступающих на другие входы сумматоров с ячеек памяти блока 8 регистров памяти. Да.лее результирующие сигналы преобразуются в двоичные сигналы посредством элементов 10, 102... 10 сравнения и источника 10 порогового селектора и параллельно йоступают в декодер 13.

Сформированная декодером разрешения двоичная кодовая комбинация, ближай- 40 шая к полученной, записывается в регистр 11, сдвигая первую комбинацию в регистр 13 . После этого опять запускается генератор 6 линейноизменяющегося напряжения, осуществляются рассмотренные операции, и в регистр 11 записывается следующая разрядная двоичная комбинация, а ранее записанные комбинации записывают в Регистр 11g 11, H T. д., gp пока все и регистров не. будут заполнены. Далее детектор 12д максимального сигнала считывает из регистров комбинации (с регенерацией) в корреляторы 12), 12 ... 12, на другие входы которых подается комбинация аналоговых величин из блока 4 буферной памяти. Величины выходных сигналов корреляторов 12, 12 ... 12п соответствуют коэффициентам корреляции соответствующих комбинаций. Эти 60 сигналы поступают в детектор 12 с .максимального сигнала, который определяет максимальный из них и, соответст вующую максимальному сигналу двоичную кодовую комбинацию, из блока 11 5 считывает на выход устроиства. Далее все элементы памяти очищаются и устройство готово к приему следующего сигнала.

Для качественного подтверждения преимущества предполагаемого устройства по помехоустойчивости рассмотрим прием сигнала, соответствующего двоичной кодовой комбинации.

Ц = РО 1 0 1 О 1 0 1 0 1 0 1 ... 1 кода с d = 7, которому на выходе приемника соответствуют аналоговые величины х= 0,51, 0,43, 0,61; 0,38; 0,63;

Пусть ошибками поражены первые символы. После поэлементной обработки (пороговый уровень Чп = 0,5 B) имеем первую двоичную кодовую комбинацию

101010010101...1 содержащую 6 ошибочно принятых символов, но так как декодер 13 может исправить только 4 =(4- 1)/2 = 3 ошибки, то при поэлементном приеме правильный прием невозможен.

В предлагаемом устройстве на выходе блока 3 вычитания имеем

Хз ) О 49 О 43 О 39 О 38 Д

Пороговый уровень порогового селектора 9 выбирают равным Н,=+0,5, тогда после первого усиления Х имеем

Х. =) -0,51, 0,45; -0,41; 0,40;$ суммирование которой с первой двоичной кодовой комбинацией дает

И4 =ГОк49 к Ог45 0 59 Oq4< Ог51 к. а поэлементная обработка пороговым селектором 10 с пороговым уровнем

ЧП = 0,5 В приводит к

И2 — Ор Ор 1р Оф 1р Оу Оф ° ° ° Ое

Обработка упругих усиленных символов разностной комбинации приводит. к остальным двоичным кодовым комбинациям

W = О; О; 1, Or 1; 1i 0; . ..0

W — О, 1, 1, О, 1, 1, 0,...0.

В данном примере, так как мы знаем переданную двоичную кодовую комбинацию, сразу же видно, что кодовое расстояние от W до У равно 3, следовательно, для Ч декодер 13 опре" делит переданную кодовую комбинацию правильно. формула изобретения

Устройство для приема избыточной информации, содержащее приемник, вход которого соединен со входом устройства, выход — c входом первого пора

824263

Составитель Н. Бочарова

Редактор Т. Кисилева Техред g.ГоЛинка

Корректор Н. Стец

Заказ 2130/74 Тираж 691 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 гового селектора, выход которого соединен со входом декодера, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости устройства, в него введены второй и третий пороговые селекторы, блоки буферной памяти, блоки регистров памя- 5 ти, сумматор, блок вычитания, усилитель и блок управления выдачей информации, выход приемника соединен .с первым входом блока вычитания и через первый блок буферной памяти с 10 первым входом блока управления выдачей информации, выход и второй вход которого соединен соответственно с первыми входами и первым выходом первого блока регистров памяти, выход 15 первого порогового селектора соединен через второй блок регистров памяти с первыми входами сумматора и непосредственно со вторым входом блока вычитания, выход которого че- () рез второй блок буферной памяти соединен с первыми входами усилителя, первые выходы усилителя через второй пороговый селектор соединены со вторым входом усилителя, вторые выходы усилителя соединены со вторыми входами сумматора, выходы которого через третий пороговый селектор соединены со вторыми входами декодера, выход декодера соединен со вторыми входами первого блока регистров памяти, второй выход которого соединен с выходом устройства.

Источники информации, принятые во внимание при экспертизе

1. Финк Л. М. Теория передачи дискретных сообшений. N., "Советское радио", 1970, с. 636.

2. Бородин Л. C. Введение в теорию помехоустойчивого кодирования.

М., "Советское радио", 1968, с. 271.

3. Бородин Л. Ф. Введение в теорию помехоустойчивого кодирования. М., "Советское радио", 1967, с. 270 (прототип).