Устройство для контроля элементовзапоминающей матрицы

Устройство для контроля элементовзапоминающей матрицы

Иллюстрации

Показать все

Реферат

 

gi>824314

Союз Советскик

Социалистических

Республик

ОПИСЛНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву (22) Заявлено 2201.79 (21) 2715137/18-24 с присоединением заявки Мо (23) Приоритет

Опубликовано 230481,Бюллетень М 18 (53)М. Кл

G 11 С 29/00

Государе- веииый комитет

СССР но делам изобретений и открытий (53) УДК 681. 327 (088.8) Дата опубликования описания 230481 ин 1 (72) Авторы изобретения

Т. К. Исмаилов, М.М. Муслимов, С. В. Жи гал и Б.А. Байкулов

Научный центр "Каспий" AH Азербайджанской ССР (71) Заявитель (54) УСТРОИСТВО ДЛЯ КОНТРОЛЯ ЭЛЕМЕНТОВ

ЗАПОМИНАЮЩЕИ МАТРИЦЫ

Изобретение относится к запоминающим устройствам.

Известны устройства для контроля элементов запоминающей матрицы, содержащие формирователи управляющих сигналов, дешифраторы, счетчики,схему сравнения Г11 .

Недостатком этого устройства являются большие аппаратурные затраты.

Наиболее близким техническим решением к предлагаемому является устройство для контроля элементов запоминающей матрицы, содержащее имитаторы ввода количества адресов и кода чисел, схему пуск-останов, схемы формирования кода адресов и кода чисел, схемы сравнения и счетчики.

Это устройство предназначено для контроля элементов ферритовой запоминающей матрицы (2 .

Однако это устройство является сложным и не обеспечивает достаточной точности контроля элементов запоминающей матрицы, в случае если последняя выполнена из аморфных полупроводников, так как схема управления такой матрицей и методы контроля ее элементов существенно отличаются от таковых для ферритовой запоминающей матрицы.

Цель изобретения — упрощение устройства и повышение точности контроля.

Поставленная цель достигается тем, что в устройство для контроля элементов запоминающей матрицы, содержащее группы ключей, дешифраторы, первый, второй и третий счетчики, генератор

10 импульсов, первый формирователь импульсов, блок согласования, блок считывания и обнаружения неисправностей, элемент И, причем одни из вхо.дов ключей первой группы соединены . соответственно с выходами первого дешифратора и блока согласования,одни из выходов ключей первой группы являются одними из выходов устройства и входами устройства, выходы ключей второй группы являются другими

20 выходами устройства, другие выходы ключей первой группы соединены со входами блока считывания и обнаружения неисправностей, выход первого формирователя импульсов подключен ко входу блока согласования, выход которого соединен с одним из входов блока считывания и обнаружения неисправностей, входы ключей второй группы соединены с выходами второго дешифра30 тора, входы первого и второго де аиф824314 раторов подключены соответственно к выходу второго счетчика соответственно и одному из выходов третьего счетчика, другой выход которого соединен со входом второго счетчика, введены четвертый счетчик, первый и второй триггеры, второй формирователь импульсов, причем выход генератора импульсов подключен ко входу второго формирователя импульсов, один из выходов которого подключен ко входу первого формирователя импульсов и входу второго триггера, другой — к первому входу элемента И,второй вход которого соединен с выхо.дом блока считывания и обнаружения неисправностей, а выход — со входом первого счетчика, выход второго триггера подключен ко входу четвертого счетчика, выход которого соединен со входом третьего счетчика, выход первого счетчика соединен со вхо- N дом первого триггера, выход которого подключен ко входу генератора импульсов.

На чертеже изображена структурная схема устройства для контроля элемен- 5 тов запоминающей матрицы, изготовленной из аморфных полупроводников.

Устройство содержит блок 1 питания, блок 2 согласования, первый 3 и второй 4 формирователи импульсов, ЗО генератор 5 импульсов, первый триггер 6, первый счетчик 7, служащий для подсчета числа циклов, элемент

И 8, блок 9 считывания и обнаружения неисправностей, блок 10 управле- 35 ния пишущей машинкой, пишущую машинку 11. Входы и выходы устройства подключаются к выходам и входам контролируемой запоминающей матрицы 12 из аморфных полупроводников. Устройство также содержит первую группу ключей 4О

13, первый дешифратор 14, второй счетчик 15, вторую группу ключей 16, второй дешифратор 17, третий счетчик

18, второй триггер 19, блок 20 индикации, четвертый счетчик 21, служащий для подсчета количества обращений к элементу запоминающей матрицы

12 при его тренировке. .Выход генератора 5 подключен ко входу формирователя 4, один из выхо- 5р дов которого подключен ко входу формирователя 3 и входу триггера 19, другой. — к первому входу элемента

И 8, второй вход которого соединен . c в ы х оaд оoм M б JлtоoкKа 99, а выход — со входом счетчика 7. Выход триггера 19 подключен ко входу счетчика 21, выход которого соединен со входом счетчика 18. Выход счетчика 7 соединен со входом триггера 6, выход которого подключен ко входу генератора 5. 60

Устройство функционирует следующим образом.

При помощи ключей 13 и 16, дешиф раторов 14 и 17, счетчиков 15 и 18 выбирается контролируемый эдемеHT 65 матрицы 12. Координаты выбранного элемента индуцируются блоком 20,выполненным в виде линейки светодиодов. В зависимости от режима проверки . выдаются необходимые управляющие сигналы. С выхода формирователя 3 через блок- 2, ключи 13, 16 и выбранный элемент матрицы 12, поступают импульсы записи, стирания .и считывания.

Считанная информация с выхода блока 9 поступает в блок 10 управления пишущей машинки 11 и на вход элемента И 8, который задает циклы контроля или останавливает устройство.

После тренировки выбранного элемента матрицы К-кратное переключение, устанавливаемое на счетчике 21, счетчик 21 выдает импульс и выбирается следующий элемент матрицы 12.

В устройстве предусмотрены следующие режимы работы: а. автоматический режим "Запись последовательное переключение всех элементов матрицы из высокоомного состояния (" Выключено" ) в низкоомное (" Включено" ); б. автоматический режим "Стирание" — последовательное переключение всех элементов матрицы из низкоомного состояния (" Включено" ) в высокоомное (" Выключено" ); в. автоматический режим "Тяжелый код" — чередование режимов "Запись" и "Стирание" по всем элементам матрицы в шахматном порядке;

r. автоматический режим "Считывание и печать" — последовательное считывание и печать состояния элементов матрицы, д. ручной режим "Запись", "Стирание" и "Считывание" осуществляет эти ояерации на одном элементе матрицы, е. автоматический или ручной режим "Тренировка" — К-кратное переключение всех элементов матрицы или данного элемента матрицы.

В устройстве предусмотрен контроль режимов "Запись", "Стирание". Если какой-либо элемент матрицы 12, несмотря на подачу соответствующего импульса, не переключается на вход элемента И 8 подается импульс, который запускает счетчик 7 и последний автоматически повторяет переключающий импульс и раз. Если элемент и после этого не переключается, устройство останавливается, а координаты элемента индицируются на линейке светодиодов 20. В формирователе 3 предусмотрена регулировка амплитуды переключающего импульса. Это вызвано тем, что для осуществления первоначального пробоя-переключения элементов матрицы из аморфных полупроводников требуется несколько большее напряжение, чем для их последующих переключений.

824314 з 2135/77 одписнсе

"Патент", л.Проектная,4

Технико-экономическое преимущество предлагаемого устройства по сравнению с известным состоит в том, .что оно значительно проще и позволяет контролировать с достаточной точностью элементы запоминающей матрицы из аморфных полупроводников.

Формула изобретения

Устройство для контроля элементов запоминающей матрицы, содержащее группы ключей, дешифраторы, первый, второй и третий счетчики, генератор импульсов, первый формирователь импульсов, блок согласования, блок считывания и обнаружения неисправностей, элемент И, причем одни из входов ключей первой группы соединены соответственно с выходами первого. дешифратора и блока,,согласования,одни из выходов ключей первой группы являются одними из выходов устройства и входами устройства, выходы ключей второй группы являются другими выходами устройства, другие выходы ключей первой группы соединены со входами блока считывания и обнаружения неисправностей, выход первого формирователя импульсов подключен ко входу блока согласования, выход которого соединен с одним из входов блока считывания и обнаружения неисправностей, входы ключей второй группы соединены с выходами второго дешифратог>a входы первого и второго дешифраторов подключены соответственно к выходу второго счетчика и одному из выходов третьего счетчика, другой выход которого соединен со входом второго счетчика, о т л и ч а ю— щ е е с я тем, что, целью упрощения устройства и п вышения точности контроля, оно содержит четвертый счетчик, первый и второй триггеры, второй формирователь импульсов, при" чем выход генератора импульсов подключен ко входу второго формирователя импульсов, один из выходов которого подключен ко входу первого формирователя импульсов и входу второго триггера, другой — к первому. входу элемента И, второй вход которого соединен с выходом блоКа считывания и обнаружения неисправностей, а выхац — со входом первого счетчика, выход второго триггера подключен ко

20 входу четвертого счетчика, выход которого соединен со входом третьего счетчика, выход первого счетчика соединен со входом первого триггера, выход которого подключен ко входу

J5 генератоРа импульсов,.

Источники информации, принятые во внимание при экспертизе

1. Китович В.В. Оперативные запоминающие устройства на ферритовых сердечниках и тонких магнитных пленках. N-Л., "Энергия", 1965, с. 223228.

2; Авторское свидетельство СССР

Ф 407398, кл. G 11 С 29/00, 1972 (прототип) .