Цифровой умножитель частоты сле-дования импульсов

Цифровой умножитель частоты сле-дования импульсов

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистинеских

Республик

{61) Дополнительное к авт. свид-ву— (22) Заявлено 280479 (21) 2772496/18-21 (51)М

Н 03 К 23/00 с присоединением заявки ¹

Государственный комитет

СССР ио дедам изобретений и открытий.(23) ПриоритетОпубликовано 230481 Бюллетень 89 15 З1 б 21, 374. 4 (088.8) Дата опубликования описания 230481

И.Ф,Зеньков, М.С.Буянский, A.Н.Дороженко и ко (72) Авторы изобретения (71) Заявитель (54) ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ

СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к вычислительной и измерительной технике и может быть использовано в цифровых измерителях частоты и фазы, а также в качестве согласукхдего блока в автоматических системах управления испытаниями тепловых двигателей, в частности двигателей внутреннего сгорания.

Известно устройство для умножения частоты следования импульсов, содержащее формирователь входной частоты, выход которого через дифференцирующую схему подключен к .третьему счетчику, выход которого соединен с пер- 15 вым счетчиком, на вход которого через первый делитель поступает частота опорного генератора, при этом выходы первого счетчика соединены с входами схемы запоминания, выходы кото- 20 рой соединены со схемой совпадения, а выход опорного генератора через второй делитель подключен ко входу второго счетчика импульсов, выходы которого соединены со входами схема совпадения, выход которой подключен к шине сброса второго счетчика импульсов (1$ .

Недостатком известного устройства является невысокая точность, так как 30 не учитывается остаток в первом делителе частоты, которыЯ сужает диапазон работы умножителя.

Наиболее близким по технической сущности к предлагаемому является умножитель частоты следования импульсов, содержащий счетчики импульсов, делитель частоты, опорный генератор, запоминающий блок, сравнивакщий блок., элемент ИЛИ, линию задержки,.преобразователь код-напряжение, дополнительный запоминакхций блок, источник колебаний умножаемой частоты, формирователь коротких импульсов, выход которого подключен к запоминающему блоку, к дополнительному запоминающему блоку и через линию задержки к элементу ИЛИ 1 к первому счетчику и к делителю частоты, а выход опорного генератора, соединен со вторым счетчиком импульсов и с делителем частоты, один выход которого соединен с первым счетчиком импульсов, а второй выход с дополнительным запоминакщим блоком, выход которого подключен к преобразователю код-напряжение, выход которого соединен c опорным генератором, при этом выходы первого счетчика импульсов подключены к запоминающему блоку, выходы которого поданы на ад824440

Зо

И1 ) C

ВХ б5 (е ни входы Сравнивающего блока, на вторые входы которого поданы выходы второго счетчика импульсов (2).

Недостатком данного устройства является низкая точность и ограниченные функциональные воэможности в связи с тем, что коэффициент умножения является постоянной величиной, Цель изобретения - повышение точности при одновременном расширении функциональных возможностей.

Указанная цель достигается тем, что в цифровой умножитель частоты следования импульсов, содержащий делитель частоты, первый счетчик импульсов, разрядные выходы которого подключены к соответствующим входам запоминающего блока, выходы которого подключены к первой группе вхо- дов элемента сравнения, вторая группа входов которого подключена к разрядным выходам второго счетчика импульсов, первый вход которого соединен с выходом опорного генератора, формирователь коротких импульсов, первый и второй выходы которого соединены соответственно с дополнительными входами запоминающего блока и дополнительного запоминающего блока, элемент ИЛИ, линию задержки и формирователь импульсов, введены элементы

И, дополнительный делитель частоты, элемент совпадения, элементы задержки, блок переноса, мультиплексоры, переключатель, третий счетчик импульсов и триггер, вход которого соединен с выходом Формирователя импульсов, а прямой и инверсный выходы— соответственно с первым и вторым входами формирователя коротких импульсов и с первыми входами первого и второго элементов И, вторые входы которых соединены с выходом опорного генератора, третий вход первого элемента И вЂ” с выходом элемента совпадения, а выходы первого и второго элементов И - с входами элемента

ИЛИ, выход которого соединен,с перным входом делителя частоты, второй вход которого соединен с третьим выходом формирователя коротких импульсов, третий вход - с четвертым выходом формирователя коротких импульсов и первым, входом первого счетчика импульсов, второй вход которого подключен к пятому выходу формирователя коротких импульсов, четвертый вход - с выходом IIepaox элемента задержки, а выходы с управлякщими входами первого мультиплексора и группой входов блока переноса, дополнительный вход которого

V. соединен с, дополнительным входом запоминающего блока, .а выходы - с установочными входами третьего счет.чика импульсов, счетный вход которого соединен с выходом дополнительного делителя частоты, первый вход которого подключен к выходу первого элемента И, первый вход — с шестым выходом формирователя коротких импульсов и вторым входом дополнительного делителя частоты, а выходы— со входами элемента совпадения, при-, чем информационные входы первого мультиплексора подключены к выходам переключателя, а выход — ко входу первого элемента задержки и счетному входу первого счетчика импульсов, разрядные выходы которого подключены к группе входов дополнительного запоминающего устройства, выходы которого соединены с управляющими входами второго мультиплексора, информационные входы которого соединены с выходами, линии задержки, дополнительный информационный вход — с выходом элемента сравнения и входом линии задержки, а выход — через второй элемент задержки со вторым нходом второго счетчика импульсон.

На чертеже представлена структурная схема устройства.

Устройство содержит формирователь

1 импульсов, триггер 2, элементы И 3 и 4, элемент ИЛИ 5, генератор 6 опорный, делители 7 и 8 частоты, переключатель 9, элементы 10 и 11 задержки, мультийлексоры 12 и 13, элемент 14 совпадения, формирователь 15 коротких импульсов, счетчики 16-18 импульсон, элемент 19 сравнения, запоминающие блоки 20 и 21, линия 22 задержки секционная, блок 23 переноса.

Устройство работает следующим образом.

Умножаемая частота поступает на формирователь 1, где преобразуется н импульсы, поступающие на счетный нход триггера 2. Триггер 2 формирует. строб, равный периоду входной частоты. Этот строб заполняется импульсами генератора 6, которые через элемент 3 и элемент 5 поступают в делитель 7. Делитель 7, мультиплексор 12, переключатель 9 и элемент 10 представляют собой делитель с переменным коэффициентом деления. Коэффициент задается оператором через переключатель 9. Переключателем 9 выбирается один из информационных входов мультиплексора 12 и, когда код, поступающий с делителя 7 на упрааляющие входы мультиплексора 12, подключит этот вход на выход мультиплексора 12, то через элемент 10 происходит установка в "О" делителя 7, затем процесс повторяется Выбирая переключателем

9 другой информационный вход мультипяексора 12, мы меняем коэффициент пересчета. Импульсы с выхода мультиплексора 12 поступают в счетчик 16.

Число поступивших импульсов равно

824440

Формула изобретения

Цифровой умножитель частоты следования импульсов, содержащий делитель частоты, первый счетчик импульсов, разрядные выходы которого подключены к соответствующим входам запоминающего блока, выходы которого подключены к первой группе входов элемента сравнения, вторая группа входов которого подключена. к разрядным выходам второго счетчика импульсов, первый вход которого соединен с выходом опорного генератора, формирователь коротких импульсов, первый и второй выходы которого соединены соответственно с дополнительными входами запоминающего блока и дополнительного запоминающего блока, элемент ИЛИ, линию задержки и формирователь импульсов, о т л и— ч а ю шийся тем, что, с целью повышения точнбсти при одновременном расширении функциональных возможностей, в него введены элементы И, дополнительный делитель .частоты, элемент совпадения, элементы задержки, блок переноса, мультиплексоры, переключатель, третий счетчик импульсов и триггер, вход которого соединен с выходом формирователя импульсбв, а прямой и инверсный выходы соответственно с первым и вторым входами формирователя коротких импульсов и с первыми входами первого и второго элементов И, вторые входы которых соединены с выходом опорного генератора,третий вход первого элемента И вЂ” с выходом элемента совпадения, а вы:оды первого и второго элементов И вЂ” c входами элемента ИЛИ, выход которого соединен с первым входом делителя частоты, второй вход которого соединен с- третьим выходом формирователя коротких импульсов, третий вход - с четвертым выходом формирователя коротких импульсов и первым входом первого счетчика импульсов, второй вход которого подключен к пятому выходу формйгде N — число импульсов, записан1 ных в счетчик 16 в течение одного периода входной частоты;

F — частота опорного генератог ра 6; частота входного сигнала;

К - коэффициент деления делителя,равный коэффициенту умножения входной частоты.

После окончания периода входной частоты число N переписывается в

1 блок 21, а счетчик 16 устанавливается в "0".

В течение следующего периода им-. пульсы генератора поступают в счетчик 17, и при достижении числа, запи- 15 санного в блоке 21, блок 19 выдает сигнал равенства.

Если частота генератора 6 в течение периода входной частоты поделилась делителем с переменным коэффи- . 2О циентом в целое число раз, т,е. в делителе 7 остатка нет, то блок 20 находится в "0" состоянии, При этом управляющие входы мультиплексора 13 подключают к его выходу информационный вход без задержки линией 22 задержки.

Сигнал равенства проходит через мультиплексор 13, второй элемент задержки 11 и устанавливает в "0" счетчик 17 ° Всего за период входной частоты число сигналов равенства будет сл еду ющи м щ = — r F ° К, 2. Й„SX

Таким образом, число входных им-пульсов будет равно умйоженной входной частоте 4 ="8Ых ="Ех " где F» частота выходных импульсов.

Если в делителе 7 ост алея остаток,. 40 который может быть равен числу от 1 до K-1, то после окончания периода входной частоты он через блок 23 записывается в счетчик 18, и делитель

7 устанавливается в "0". ИмпулЬсы 45 генератора 6 через элемент 4 поступают в делитель 8 и через элемент 5 в делитель 7. Выходные импульсы делителя 8 вычитают число, записанное в счетчике 18. Когда число в счетчике Я

18 станет равным "0", элемент 14 закроет элемент 4. Благодаря этой операции мы вычисляем дробную часть чис-. ла й„ . Импульсы, вышедшие с делителя с переменным коэффициентом, поступают в счетчик 16 и после окончания периода входной частоты это число, равное дробной части числа N<, записывается в блок 20. В зависимости от числа, находящегося в блоке 20, управ-. ляющие входы мультиплексора 13 подключают на выход мультиплексора информационный вход с задержкой, пропорциональной этому числу.

Период выходных импульсов увеличивается на величину этой задержки. 65

Таким образом, производится корректировка периода выходной частоты с учетом остатка, находящегося в делителе 7. Общая величина времени задержки выбирается равной периоду частоты опорного генератора. Коэффици" ент деления делителя 8 равен числу ,секций линии 21 задержки.

bee сигналы управления вырабатываются формирователем 15.

Таким образом, предлагаемое устройство позволяет получить переменный коэффициент умножения за счет использования делителя с переменным коэффициентом деления, повысить точность умножения путем цифрового вычисления корректирующей величины и повысить быстродействие отработки изменения входной частоты.

824440

Составитель О.Кружнлнна

Редактор В.Данжо Техред Н.Иайорош < Корректор В. Синицкая

Заказ 2149/83 Тираж 988 . Подпис ное

ВНИИПИ Государственного коьятета СССР по делам изобретений и открытий

113035, Иосква, 5-35, Раушская наб., д. 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 рователя коротких импульсов, четвертый вход - с выходом первого элемента задержки, а выходы с управляющими входами первого мультиплексора и груп пой входов блока переноса, дополни ельный вход которого соединен с дополнительным входом запоминаиЩего блока, а выходы - с установочными . входами третьего счетчика импульсов, счетный вход которого соединен с выходом дополнительного делителя частоты, первый вход которого подключен

К выходу первого элемента И, первый вход - c шестым. выходом формирователя коротких импульсов и вторым входом дополнительного делителя частоты, а выходы - со входами элемента cos- 15 падения, причем информационные входы первого мультиплексора подключены к выходам переключателя, а выход - ко входу первого элемента задержки и счетному входу первого счетчика импульсов, разрядные выходы которого подключены к группе входов дополнительного эапоминаищего устройства, выходы которого соединены с управляюшими входами второго мультиплексора, информационные входы которого соединены с выходами линии задержки, дополнительный информационный вход - с выходом элемента сравнения и входом линии задержки, а выход - через второй элемент задержки со вторым входом второго счетчика импульсов.

Источники информации, принятые Во внимание при экспертизе

1. Патент ChlA 9 3753125, кл. 328-38, 1975.

2. Авторское свидетельство СССР

Р 468375, кл, Н 03 К 23/00,06.08.73,