Однородная вычислительная среда

Однородная вычислительная среда

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски к

Социалистические

Реслублмк («)826336 (61) Дополнительное к авт. свил-ву (22)Заявлено 06.04.79 (2!) 2749377/18-24 (51)M. Кл. с присоединением заявки №

G 06 F 7!00

Гаеударствекный кеетитет

СССР (23) Приоритетао явлвм ивааретеиий и открытий

Опубликовано 30.04.8!- Бюллетень № 16

Дата опубликования описания 04 .05. 81 (53) УДК 681. 3 (088. 8) (72) Авторы изобретения

В. К. Габелко и В. А. Смирнов

М,Я Яд эн йя таад,. „

Ф

ПХ14p :ip (71) Заявитель (54) ОДНОРОДНАЯ ВЫЧИСЛИТЕЛЬНАЯ СРЕДА

Изобретение относится к вычислительной технике и дискретной автома. тике и может быть использовано при построении цифровой аппаратуры повышенной надежности.

Известна однородная вычислительная среда, содержащая матрицу струк- . турно-избыточных ячеек с перестраиваемыми функциональными блоками и бло- ки перестройки ячеек по числу строк т0 матрицы, каждый из которых содержит регистры и коммутатор, входы которого соединены с выходами регистров.

Кроме того, каждая ячейка устройства содержит дополнительные схемы

15 запрета, схему антисовпадений, разделительный диод, индикатор отказов функционального блока каждой ячейки

i-й строки матрицы и индикатор невосстанавливаемых отказов.

В этой однородной вычислительной среде обнаружение неисправностей в элементах среды производится путем прямого тестового контроля, после че" го на выходе соответствующего индикатора отказа появляется сигнал об отказе и начинаются два этапа перестройки, которые заканчиваются либо восстановлением отказавшего элемента, либо выдачей сигнала на клемму т.ндикатора невосстанавливаемых отказов 11 ).

Недостатком является то, что при непосредственной проверке необходимо производить останов и запоминать данное состояние среды, а затем снова производить включение для продол" жения работы. Кроме того, прямую проверку невозможно использовать, так как отсутствует доступ к рабочим элементам.

Наиболее близким техническим реше" нием к предлагаемому является однородная вычислительная среда, содержащая

Й многофункцирнальных модулей, элементы И и ИЛИ, причем каждый с1-й многофункциональный модуль (q=i,...,N) содержит рабочий триггер, (q-1) контрольных триггеров, (К-q) резервных

3 82 триггеров, причем входы первого элемента И каждой р-ой группы (р=2,...N) соединены с выходами контрольных триггеров р-ro многофункционального модуля, прямой выход первого элемента И соединен с первым входом второго элемента И той же группы, второй вход которого соединен с выходом рабочего триггера р-го многофункционального модуля, а выход соединен с первым входом (р-1)-го элемента ИЛИ первой группы, второй вход которого соединен с выходом третьего элемента И р-ой группы, первый вход которого

)подключен к инверсному выходу первого элемента И той же группы второй вход третьего элемента И Я-й (S = 3, 14) группы соединен с вью >д;м (s-2)-ro элемента ИЛИ второй группы, t-й вход (t=1 s-1)(s-2)-го элемента ИЛИ второй группы соединен с выходом t-ro резервного триггера (s-.t)-ro многофункционального модуля, второй вход третьего элемента И второй группы соединен с выходом первого резервного триггера первого многофункционального модуля, выходы элементов ИЛИ первой группы и выход рабочего триггера первого многофункционального модуля явля" ются выходами среды.

В этом устройстве входная информа— ция подается чезависимо в модули. Исправность модулей контролируется контрольными триггерами этого модуля, так как наличие корреляционных связей между триггерами модуля в интегральном исполнении позволяет применить косвенный контроль. Для резервирования рабочих триггеров используются резервные триггеры. В случае неисправности какого-либо модуля исключается считывание информации с рабочего триггера этого модуля и используется информация резервных триггеров.

В режиме контроля на контрольные триггеры данного модуля поступает тест-программа, которая представляет собой два сигнала, устанавливающие контрольные триггеры соответственно в "ноль" и в "единицу".

Результат проверки расценивается как отрицательный, если хотя бы один из контрольных триггеров не установился в состояние "единица". Однородная вычислительная среда обладает работоспособностью при отказах типа

"ложный ноль", т.е. когда, требуемые

633б 4 логические единицы не могут быть выданы и вместо них выдаются нули (2).

Недостатком такой среды явля тся то, что происходит разрушение полезной информации, записанной в контрольных элементах, что приводит к неудобствам работы с выходной информацией.

Цель изобретения — повышение надежности однородной вычислительной среды.

10

Укаэанная цель достигается тем, что в однородную вычислительную среду, содержащую И многофункциональных модулей и элементы И и ИЛИ, причем каждый j-й многофункциональный модуль (1=1,...,11) содержит рабочий триггер, (N-1) контрольных триггеров, (j — 1) резервных триггеров, выход рабочего триггера )-го многофункционального модуля (1 =1,...,N -1.) соединен с первым входом соответствующего элемента

И первой группы, выход которого со- . единен с первым входом соответствующего элемента- ИЛИ первой группы, вто25 рой вход которого соединен с выходом соответствующего элемента И второй группы, а выход — с соответствующим выходом вычислительной среды, выход

30 рабочего триггера N-го многофункционального модуля соединен с соответствующим выходом вычислительной среды, первый вход k-го элемента И второй .группы (1<=1,...,й-2) соединен с выходом соответствующего элемента ИЛИ второй группы, первый вход (Й-1)-го элемента И второй группы соединен с выходом младшего резервного триггера Й-го многофункционального модуля, 40 введены (Й-1) триггеров фикСации исправности, вход каждого из которых соединен с выходом старшего контрольного триггера соответственно многофункционального модуля, выходы стар45 ших (И-2) резервных триггеров Й-го многофункционального модуля соединены с первыми входами соответствующих элементов И третьей группы, остальные входы каждого m-ro элемента И третьей группь1 (m 1,...,N-2) соединены с инверсными выходами 1-х триггеров фиксации исправности (1ш+1,...,N"1), инверсный выход каждого триггера фиксации исправности подключен ко второму входу соответствующего элемента И второй группы, выход каждого из (j -1) резервных триггеров j-го многофункционального модуля соединен с первым входом соответствующего элемента И

5 82633 (j+3) — é группы, вторые входы элементов И первой группы и элементов И каждой (j+3)-й группы соединены с прямыми выходами соответствующих триггеров фиксации исправности входы каждого к-ro элемента ИЛИ второй группы соединены с выходами (к+1)-х элементов И каждой (j+3)-й группы и выходом к-го элемента И третьей группы.

На чертеже приведена блок-схема однородной вычислительной среды.

Однородная вычислительная среда содержит многофункциональные модули

1-4, рабочие триггеры 5-8, контрольные триггеры 9-14, резервные триггеры 15-20, внешние выводы 211 -214 модулей 1-4 соответственно, шину 22 входной информации, элементы И 23 233, элементы И 24, элементы И 25, элементы ИЛИ 26, элементы ИЛИ 27, щ триггеры 28 фиксации исправности, выходные шины 29-32 среды.

Вычислительная среда состоиr из отдельных многофункциональных моделей 1-4, состоящих из рабочих, ре- . 25 ,зервных и контрольных триггеров, меж1цу которыми организованы цепи переноса элементов И 231-23 3, 24 и 25, элементов ИЛИ 26 и 27, триггеров 28 фиксации исправности, при этом выходы рабочих триггеров 5-7 подключены ко входам элементов И 23, выход рабочего триггера 8 подключен непосредственно к выходной шине 32, выход резервного триггера 15 подключен ко вхо-з> ду элемента И 23 соответствующей груп пы, выход резервного триггера 16 подключен ко входу элемента И 23 соот3 ветствующей группы, выход резервного триггера 18 подключен ко входу эле- 40 мента И 23 соответствующей группы, выходы резервных триггерон 17 и 19 подключены ко входам соответствующих элементов И 25, а выход резервного триггера 20 подключен к одному из вхо-45 дов элемента И 24.

Выходы старших контрольных триггеров 9, 12 и 14 подключены ко входам соответствующих триггеров 28 фиксации исправности, прямые выходы которых подключены ко входам элементов И 23— .1

23 > соответствующих групп. Выходы элементов И 23 и 23 соответствующих групп подключены к элементам ИЛИ 27, а выходы элементов И 23,1 подключены соответственно ко входам элементов

ИЛИ 26, к другим входам которых подключены выходы элементов И 24.

6 6

Инверсные выходы триггеров 28 фиксации исправности подключены ко входам. соответствующих элементов И 24 и ко входам элементов И 25, выходы которых подключены ко.входам соответствующих элементов ИЛИ 27, выходы которых подключены ко входам соответствующих элементов И 24. Выходы элементов ИЛИ 26 подключены к выходным шинам среды 29-31. Входы триггеров 8, 14, 13 и 11 соответственно модулей 1-4 подключены к шине информации 22.

Входная информация подается независимо в модули 1-4. Для хранения и выдачи информации в модулях 1-4 используются триггеры 5-8, а также триггеры 15-20. Триггеры 9-14 используются для тестового контроля. Исправность модуля 4 (старшего разряда) контролируется тремя триггерами 9-11, исправность модуля 3 контролируется двумя триггерами 12 и 13, исправность модуля 2 контролируется одним триггером 14, исправность модуля 1 не контролируется. Наличие корреляцион-. ных связей между разрядами модулей

1-4 позволяет применить косвенный контроль. Количество контрольных триггеров каждого разряда кратно весу разряда. Триггер 5 модуля 4 резервируется тремя триггерами 15-17, триггер 6 модуля 3 резервируется двумя триггерами 18 и 19, а триггер 7 модуля 1 резервируется одним триггером 20, триггер 8 модуля 1 не реэернируется.

Количество резервных триггерон также кратно весу разряда.

Однородная вычислительная среда работает следующим образом.

В режиме записи информации поступает с шины 22 входной информации независимо в каждый модуль l -4 на внешние выводы 21„-21

В случае неисправности модуля исключается считывание информации с рабочего триггера данного модуля. При контроле однородной вычислительной среды сигналы с триггеров 9, 12 и 14 модулей соответственно 4, 3, 2 подаются на входы триггера 28 фиксации исправности.

В случае исправности данного модуля на вход триггера 28 фиксации исправности поступает сигнал, который с прямого выхода триггера фиксации 28 исправности подается на входы соответствующей для данного модуля группы элементов 23,1-23, причем на другой

82633 вход элемента И 23.1 этой группы поступает информация, подлежащая считыванию, которая через элемент ИЛИ 26 поступает на соответствующую выходную шину, а на другие входы элементов

И 232 и 23. этой группы поступает информация с резервных триггеров данного модуля.

При этом, с инверсного выхода триггера 28 фиксации исправности выдается запрещающий потенциал, который поступает на входы элементов И 24 и 25, тем самым блокируется выдача информации в шину резерва данного модуля, а также выдача информации с резервных триггеров модуля 1.

При неисправности какого-либо из контрольных триггеров данного модуля, с выхода старшего из контрольных триггеров этого модуля сигнала не вы- щ0 рабатывается. В этом случае с прямого выхода триггера 28 фиксации исправности поступает запрещающий сигнал, который олокирует выдачу ипформации с рабочих и резервных триггеров данного модуля, а с инверсного выхода триггера 28 на вход элементов И 24 и 25 поступает разрешающий сигнал, и выходная информация с выхода элемента ИЛИ 27 через соответствующие элементы И 24 и ИЛИ 26 подается на выходную шину. Таким образом, при неисправности к->Kor — либо модуля используется информация резервных тригге—

"1 ехнико-экономическ:ий эффект от применения предлагаемого устройства

,состоит в повышении надежности одно родной вычислительной среды за счет косвенного контроля и резервированного, кратного весу разряда.

При последовательных отказах модулей со среды продолжает поступать информация без потери точности. Лишь неисправность модуля, с которОго снимается первый основной разряд, приво- 4> дит к потере точности на величину младшего разряда. Кроме того, имеется возможность контроля однородной вычислительной среды без нарушения цикла работы.

Формула изобретения

Одчороцная вычислительная среда, содержащая N многофункциональных модулей и элементы И и ИЛИ, причем каждыи и многофункциональныи модуль (i=1,...,N) содержит рабочий триггер, .(N-i) контрольных триггеров, (i-1) резервных триггеров, выход рабочего триггера 11-го многофункционального

6 8 модуля (j=l,...,N-1) соединен с первым входом соответствующего элемента И первой группы, выход которого соединен с первым входом соответствующего элемента ИЛИ первой группы, второй вход которого соединен с выходом соответствующего элемента И второй группы, а выход — с соответствующим выходом вычислительной среды, выход рабочего триггера N-го многофункционального модуля соединен с соответствующим выходом вычислительной среды, первый вход к-го элемента И второй группы (k-l,...,N-2) соединен с выходом соответствующего элемента ИЛИ второй группы, первый вход (й-l)-го элемента И второй группы соединен с выходом младшего резервного триггера N ãî многофункционального модуля, отличающаяся тем, что, с целью повышения надежности вычислительной среды, в нее введены (N-l) триггеров фиксации исправности, вход каждого из которых соединен с выходом старшего контрольного триггера соответствующего многофункционального модуля, выходы старших (N-2) резервных триггеров Й-го многофункционального модуля соединены с первыми входами соответствующих элементов И третьей группы, остальные входы m ro элемента И третьей группы (m=l,..., N 2) соединены с инверсными выходами 1-х триггеров фиксации исправности (1=m+1,...,N-l) инверсный выход каждого триггера фиксации исправности подключен ко второму входу соответствующего элемента И второй группы, выход каждого из (-1) резервных триг3 геров j-го многофункционального модуля соединен с первым входом соответствующего элемента И (j+3) é группы, вторые входы элементов И первой группы и элементов И каждой (j+3) -й группы соединены с прямыми выходами соответствующих триггеров фиксации исправности, входы каждого к-го элемента ИЛИ второй группы соединены с выходами (k+1)-x элементов И каждой (j+3)-й группы и выходом к-го элемента И третьей группы.

Источники информации, принятые во внимание при экспертизе .

1. Авторское свидетельство СССР

Ф 443382, кл. G 06 F 7/00, 1973.

2. Авторское свидетельство СССР! по заявке 11 - 2640972/18-24, кл. 6 06 Г 7/00, 1978 (прототип).

826336

Составитель В. Березкин

Редактор С. йевченко Техред А.Бабинец Еорректо Г. Решетник

Заказ 2516/70 7mpaa 745 Поднисное

ВНИИПИ Государственного комитета СССР по алаи изобретений и открытий

1l3035 Москва Ж-35, Ра ская наб., д. 4/5

Филиал ППП Патент, г. Укгород, ул. Проектная, 4