Устройство для сопряжения электроннойвычислительной машины c дискретнымидатчиками

Устройство для сопряжения электроннойвычислительной машины c дискретнымидатчиками

Иллюстрации

Показать все

Реферат

 

Ссиоз Соввтскик

Сецианистически к

Ресиубпик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВ ТЕЛЬСТВУ (щ830367 (61) Дополнительное к авт. свид-ву(22) Заявлено 030879 (21) 2833461/18-24 с присоединением заявки Но 51)М. Кл,з

G 06 F 3/04

Государственный комитет

СССР ио делан изобретений и открытий (23) Приоритет

Опубликовано 150581. Бюллетень Но 18

Дата опубликования описания 15,0581 (53) УДК 681. 325. (088.8) (72) Авторы изобретения

В.!I. Жабеев, В.В. Калиниченко, В.И. Корол

В.A. Кротевич и В.М. Морозов (71) Заявитель (54} УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭЛЕКТРОННОЙ

ВЫЧИСЛИТЕЛЬНОЯ МАМИНЫ С ДИСКРЕТНЫМИ йттчиклми .

Изобретение относится к вычислительной технике и может быть применено в автоматизированных .системах управления для сбора информации от двухпозиционных датчиков.

Известно устройство для сопряже.ния, содержащее коммутатор, .входы которого являются информационными входами устройства, а адресные входы соединены с выходами дешифратора, счетчик адреса, узел управления, группу элементов И, регистр, схему управления и счетчик текущего состояния датчиков (11.

Наиболее близким к предлагаемому по техническому решению является устройство для сопряжения, содержащее коммутатор, адресные входы которого соединены через дешифратор адреса с выходами счетчика адреса, входом подключенного к первому выходу узла синхронизации, первый регистр, информационными входами соединенный с соответствующими выходами второго регистра и первой группой входов схемы сравнения, а выходами — со второй группой входов схемы сравнения, шифратор состояния датчикрв, первая группа входов кото.рого подключена к выходам второго регистра, вторая группа входов — с группой выходов схемы сравнения и группой входов шифратора адресов датчиков, а группа выходов †. с группой информационных выходов устройства, выходы шифратора адресов являются адресными выходами устройства, второй выход узла синхронизации соединен с управляющими входами пер1О вого и второго регистра, информационные входы которого подключены к соответствующим выходам коммутатора 2 .

Недостатки известных устройств

15 большие аппаратурные затраты.

Цель изобретения — сокращение аппаратурных затрат.

Поставленная цель достигается тем, что в устройство, содержащее

20 коммутатор, информационные входы которого являются соответствующиМи входами устройства, а адресный вход соединен с выходом счетчика, подключенного входом к первому выходу узла синхронизации, второй выход которого соединен с синхронизирующим входом памяти, подключенной выходом к первому входу схемы сравнения, и узел согласования с электронной

ЗО вычислительной машиной, выходы кото830367.

35 рого являются выходами устройства, введены два триггера, причем первый и второй входы первого триггера подключены соответственно к выходу коммутатора и третьему выходу узла синхронизации, а выход — к информационному входу памяти и второму входу схемы сравнения, выходом соединенной с первым входом второго триггера, второй вход которого подключен ко второму выходу узла синхронизации, а выход и третий вход — соответственно к информационному входу и управляющему выходу уэла согласования с электронной вычислительной машиной, адресный вход которого соединен с выходом счетчика и адресным входом памяти, вход пуска узла синхронизации соединен с выходом второго триггера, а вход тактов является тактовым входом устройства. На чертеже представлена блок-схема устройства.

Схема устройства содержит коммутатор 1, счетчик 2, память 3, схему 4 сравнения, второй триггер 5, первый триггер б, узел 7 синхронизации и узел 8 согласования с электронной вычислительной машиной (ЭВМ), входы 9, выходы 10 устройства и тактовый вход 11 устройства.

Устройство работает следующим образом.

Установку устройства в исходное состояние производят путем загрузки памяти 3, выполняя для этого такое количество операций чтения, которое соответствует количеству входных линий. Узел 7 хронизируется тактами системы, причем по каждому тактовому импульсу формируются последовательно три управляющих сигнала.

По каждому первому управляющему импульсу, поступающему на счетчик 2 и увеличивающему его содержимое на

"1", происходит опрос входов коммутатора 1. По коду счетчика 2, соответствующего адресу заданного входа

9 (канала), в коммутаторе 1 производится выбор канала, а на выходе памяти 3 устанавливается сигнал состояния выбранного канала, записанный в предыдущем цикле опроса. По второму управляющему сигналу (третий выход узла 7) производится запись уровня входного сигнала выбранного канала в триггер б, после чего в схеме 4 сравнения происходит сравнение уровня этого сигнала с его уровнем в предыдущем цикле опроса, ранее записанным в памяти 3. По третьему управляющему сигналу (второй выход узла 7) производится запись в память 3 состояния триггера б, а в триггер 5 — выходного сигнала схемы 4 сравнения. Если схема 4 сравнения обнаруживает несовпадение логических уровней, она генерирует

5 IQ

2О

Зб

4О

65 сигнал прерывания, который с выхода триггера 5 поступает в узел 7, запрещая формирование управляющих сигналов, и на информационный вход узла 8.

Операции загрузки и сравнения выполняются в каждом такте для выбранной входной линии. При появлении сигнала запроса прерывания ЭВМ через узел 8 считывает с выходов 10 код адреса прерывания, анализирует его и устанавливает триггер 5 в исходное состояние. Сигнал с выхода триггера 5, поступая на вход узла 7, разрешает формирование сигналов синхронизации, после чего происходит дальнейший анализ сигналов, на входах 9.

Таким образом, введение триггеров позволяет сократить аппаратурные затраты по сравнению с известным за счет исключения регистра и упрощения схемы сравнения.

Формула изобретения

Устройство для сопряжения электроннрй вычислительной машины с дискретными датчиками, содержащее коммутатор, информационные входы которого являются соответствующими входами устройства, а адресный вход соединен с выходом счетчика, подключенного входом к первому выходу узла синхронизации, второй выход которого соединен с синхронизирующим входом памяти, подключенной выходом к первому входу схемы сравнения, и узел согласования с электронной вычислительной машиной, выходы которого являются выходами устройства, о т л и ч а ю щ е е с я тем, что с целью сокращения аппаратурных затрат, в устройство введены два триггера, причем первый и второй входы первого триггера подключены соответственно к выходу коммутатора и третьему выходу узла синхронизации, а выход — к информационному входу памяти и второму входу схемы сравнения, выходом соединенной с первым входом второго триггера, второй вход которого подключен ко второму выходу узла синхронизации, а выход и третий вход — соответственно к информационному входу и управляющему выходу узла согласования с электронной вычислительной машиной, адресный вход которого соединен с выходом счетчика и адресным входом памяти, вход пуска узла синхронизации соединен с выходом второго триггера, а вход тактов является тактовым входом устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 548855, кл. G 06 F 3/04; 1977.

2. Авторское свидетельство СССР по заявке 9 2796697/18-24, кл. G 06 F 3/04, 1979 (прототип).

830367

Редактор Л. Повхан

Заказ 3350/55

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

10 к ЗВ

Составитель В. Вертлиб

Техред М. Коштура Корректор М. Демчик

Тираж 745 Подпис ное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4