Устройство для сжатия информации
Патент 830484
Авторы
Классы МПК
Устройство для сжатия информации
Иллюстрации
Реферат
ОП ИСАНИЕ
ИЗЬБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советскик
Социалистнческкк
Республик
<»830484 (61) Дополнительное к авт. свид-ву— (22) Заявлено 02.04.79 (21) 2744818/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М К
G 08 C 19/28
Гасударственный комитет
Опубликовано 15.05.81, Бюллетень № 18
Дата опубликования описания 25.05.81 (53) УДК 621.398 (088.8) пв делам изобретений и открытий
Ю. А. Галяс, А. К. Флоров и В. П. Цыганок (72) Авторы изобретения
Днепропетровский ордена Трудового Красного Зн государственный университет им. 300-летия воссое
Украины с Россией (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СЖАТИЯ ИНФОРМАЦИИ
Изобретение относится к телеметрии и может быть использовано в многоканальных цифровых телеметрических системах для передачи информации с малой избыточностью.
Известно устройство для передачи телеметрической информации, содержащее синхронизатор, выход которого подключен к коммутатору каналов, к блоку памяти полных кодов и через блок кодирования адресов и блок кодирования времени к первому и второму входам буферного заломинающего устройства, выход коммутатора каналов через блок кодирования подключен к блоку памяти полных кодов и к анализатору сигналов, выход блока памяти полных кодов соединен с анализатором сигналов, выход которого подключен соответственно к первому входу и через блок памяти кодов приращения — ко второму входу блока сравнения кодов приращения, выход блока памяти полных кодов подключен к входу элемента И, выход блока сравнения кодов приращения подключен к второму входу элемента И, к входу буферного запоминающего устройства, выход элемента И, соединен с другим входом буферного запоминающего устройства, а один выход синхронизатора соединен с соответствующим входом блока памяти кодов приращения (1).
Это устройство обеспечивает большой коэффициент сжатия, но является сложным по своей теХнической реализации и обладает сравнительно низким быстродействием.
Наиболее близким по технической сущности к предлагаемому является устройство, содержащее коммутатор, управляющий вход которого соединен с блоком синхронизации, то а выход через аналого-цифровой преобразователь соединен с блоком буферной памяти и с первым блоком буферной памяти и с первым блоком сравнения, который через блок синхронизации подключен к блоку буферной памяти. Выход блока постоянной
1 памяти соединен с информационным входом сумматора, другой информационный вход которого соединен с выходом аналого-цифрового преобразователя, управляющий вход сумматора соединен с выходом второго бло ка сравнения, другой управляющий вход соединен с выходом блока синхронизации, а выход сумматора соединен со входом первого блока сравнения, при этом один информационный вход второго блока сравнения
830484 соединен с выходом аналого-цифрового преобразователя, подключенного ко входу запоминающего блока, выход которого соединен с другим входом второго блока сравнения, управляющий вход второго блока сравнения соединен с выходом блока синхронизации, а вход блока синхронизации подключен к выходу второго блока сравнения 12).
К недостаткам данного устроиства относится то, что участки сигнала, на которых модуль первой производной значительно отличается от коэффициента В, обрабатываются с малым коэффициентом сжатия. 3а счет этого понижается общий коэффициент сжатия.
Этот недостаток обусловлен тем, что экстраполяция процесса ведется полиномами
x(t) = а +- b.t, где b = const т. е. прямыми с пОстоянным углом наклона.
Цель изобретения — повышение коэф- фициента сжатия при сохранении быстродействия устройства.
Поставленная цель достигается тем, что в устройство, содержащее коммутатор, информационные входы которого соединены со входами устройства, управляющий вход с первым выходом блока синхронизации, выход — со входом аналого-цифрового преобразователя, блок буферной памяти, выход которого соединен с выходом устройства, и канал обработки информации, включающий блок постоянной памяти, сумматор и блок сравнения, выход блока постоянной памяти соединен с. первым входом сумматора, выход которого соединен с первым входом блока сравнения, выход аналого-цифрового преобразователя соединен с объединенными первым входом блока буферной памяти и вторым входом сумматора, третий вход которого соединен с первым выходом блока синхронизации, введены блок управления и дополнительные каналы обработки информации, первый выход блока управления соединен со вторым входом блока буферной памяти и объединенными четвертыми входами сумматоров всех каналов обработки информации, вторые выходы блока управления соединены со вторыми входами соответствующих блоков сравнения каналов обработки информации, третьи входы которых соединены со вторым выходом блока синхронизации, четвертые входы — с выходом аналого-цифрового преобразователя, выходы блоков сравнения соединены с соответствующими вхо (ами блока управления.
На чертеже представлена блок-схема устройства.
Устройство содержит коммутатор 1, аналого-цифровой преобразователь 2, блок
3 буферной памяти, блок 4 управления, блок
5 синхронизации, блоки 6„— 6н сравнения, сумматоры 7» — 7„, блоки 8» — 8д постоянной памяти. Блоки 8» — 8»» постоянной памяти, сумматоры 71 — 7 и блоки 6» — 6»сравнения
3S
4 образуют N каналов обработки инфор. ации.
N выбирается, исходя из априорной информации об исследуемом процессе.
Устройство работает следующим образом.
В блоки 8» — 8„постоянной памяти до начала обработки сообщения заносятся значения постоянных приращений, соответствующие каждому каналу обработки
8 = Ь;Д(; i = 1,...,N, где ht — интервал дискритизации исследуемого процесса;
b„ коэффициент, определяющий приращение предсказанного значения по i-му каналу за один интервал дискретизации. Коэффициенты b; определяются исходя из априорных данных об исследуемом процессе. Цикл обработки одного отсчета состоит из трех тактов. По первому такту содержимое блоков постоянной памяти 8 — 8»» прибавляется к содержимому соответству ющих сумматоров 7» — 7»».
По второму тактовому импульсу из блока 5 синхронизации обрабатываемый процесс через коммутатор 1 поступает на вход аналогоцифрового преобразователя 2, где преобразуется в цифровую форму. Полученный код поступает на вход блока 3 буферной памяти, на входы блоков 6» — бн сравнения и на входы сумматоров 7» — 7». На другие входы блоков 6» — 6»» сравнения из соответствующих сумматоров 7» — 7»» поступают предсказанные значения процесса X (t). По третьему такL товому сигналу с блока 5 синхронизации блоки 6» — 6 » сравнения сравнивают поступающие на их входы значения процесса.
Если действительное значение процесса X (t) отличается.от предсказанного в i-м канале значения Х„" (1) на величину большую допус тимой абсолютной погрешности, то блок 6; сравнения вырабатывает сигнал, сигнализирующий о том, что в I-м канале обнаружен существенный отсчет. Результаты сравнения из каждого канала передаются в блок 4 управления. Блок 4 управления, анализируя сигналы, поступающие с блоков 6» — 6 сравнения, выбирает те каналы, в которых на рассматриваемом интервале дискретизации обнаружен существенный отсчет. На блоки сравнения выбранных каналов из устройства управления подаются сигналы, блокирующие дальнейшую работу этих блоков. Таким образом данные каналы исключаются из дальнейшей обработки сигнала. Кроме этого устройство управления ведет подсчет количества выключенных каналов. Если на рассматриваемом интервале дискретизации оказались выключенными все каналы, то цикл обработки повторяется. Если же на данном интервале дискретизации происходит выключение последнего включенного канала, то блок управления вырабатывает сигнал, который позволяет блоку 3 буфер830484 ной памяти запомнить значение обрабатываемого процесса, соответствующее данному моменту времени, и номер канала, по которому было выбрано это значение. По этому же сигналу рассматриваемое значение процесса переписываегся во все сумматоры 71—
7„и дальнейшее предсказание процесса будет происходить относительно этого значе: ния. Далее цикл обработки повторяется.
Интенсивность потока отсчетов на выходе устройства оценивается с помощью вы(/ / "/ Ь!)
Л—
Е где (Ч(еР— среднее значение модуля первой производной обрабатываемого процесса. Разобъем процесс на М участков. Среднее значение модуля первой производной на i-м участке IV l" в общем случае не равно Мер.
Вследствие этого коэффициент (b/ не является оптимальным для отдельных участков, а значит при обработке каждого из участков процесса желательно использовать коэффициент(Ь(4 близкий по значению x(Vlcp 20
Дополнительно введенные в предлагаемое устройство каналы обработки и информации и блок управления позволяют обрабатывая процесс в различных каналах с различным (bJ выбрать для каждого участ-, ка исследуемого процесса коэффициент )b(> максимально близкий к значению (Vlег. Это позволяет обрабатывать отдельные участки процесса с более высоким коэффициентом сжатия, а следовательно, повысить и общий коэффициент сжатия. 30
Формула изобретения
Устройство для сжатия информации, содержащее коммутатор, информационные вхо6 ды которого соединены с входами устройства управляющий вход — с первым выходом бло ка синхронизации, выход — со входом аначого-цифрового преобразователя, блок буферной памяти, выход которого соединен с выходом устройства, и канал обработки информации, включающий блок постоянной памяти, сумматор и блок сравнения, выход блока постоянной памяти соединен с первым входом сумматора, выход которого соединен с первым входом блока сравнения, выход аналого-цифрового преобразователя соединен с объединенными первым входом блока буферной памяти и вторым входом сумматора, третий вход которого соединен с первым выходом блока синхронизации, отличаюи4ееся тем, что, с целью повышения коэффициента сжатия, в устройство введены блок управления и .дополнительные каналы обработки информации, первый выход блока управления соединен со вторым входом блока буферной памяти и объединенными четвертыми входами сумматоров всех каналов обработки информации, вторые выходы блока управления соединены со вторыми вхо- . дами соответствующих блоков сравнения каналов обработки информации, третьи входы которых соединены со вторым выходом блока синхронизации, четвертые входы — с выходом аналого-цифрового преобразователя, выходы блоков сравнения соединены с соответствующими входами блока управления.
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР № 458851, кл. G 08 С 19/28, 1974.
2. Авторское свйдетельство СССР по заявке № 2602383/18-24, кл. G 08 С 19/28, 1978 (прототип).
Составитель Н. Бочарова
Редактор Н. Воловик Техред А. Бойкас Корректор H. Швыдкая
Заказ 3456 60 Тираж 69! Поднисное
ВНИИПИ Государственного комитета СССР по делам изобретений и о1крытий
113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5
Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4