Аналоговое запоминающее устройство

Аналоговое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

CoIo3 Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ (61) Дополнительное к авт. свид-ву (22) Заявлено 20.08 ° 79 (21) 2814109/18-24 (51)м с присоединением заявки Ио (23) Приоритет

6 11 С 27/00

Государственный комитет

СССР ио делам изобретений н открытий (53) УДК б 8 1 . 3 2 7 . 6 б (088.8) Опубликовано 150581. 6кзллетень Мо 18

Дата опубликования описания 15. 05. 81 (72) Авторы изобретения

A,М. Бражников, В.В. Задорожный и Е.А. Хомутов (71) Заявитель

/ (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОИСТВО

Изобретение относится к электроиэмерительной и вычислительной технике и предназначено для запоминания аналоговых напряжений.

Известна аналоговая схема памяти, включающая операционный усилитель и запоминающий конденсатор в цепи его отрицательной обратной связи P1) .

Однако она не обеспечивает одновременно высокого быстродействия и длительного времени хранения запоминающего напряжения с заданной точностью.

Наиболее близким по технической сущности к предлагаемому является аналоговое запоминающее устройство, содержащее операционный усилитель с конденсатором в цепи его отрицательной обратной связи и параллельно соединенные дополнительный конденсатор и ключ, включенные между неинвертирующим входом операционного усилителя и шиной нулевого потенциала. Подключение дополнительного конденсатора к .неинвертирующему входу операционного усилителя в режиме памяти приводит к повышению точности хранения запомненного напряжения эа счет частичной компенсации входного тока по инвертирующему входу операционного усилителя j2) .

Однако точность хранения запомненного напряжения такого, устройства невысока, так как определяется значением разностного входного тока операционного усилителя.

Цель изобретения — повышение точности устройства.

Поставленная цель достигается тем, что в аналоговое запоминающее устройство, содержащее первый. ключ, вход которого через входной резистор подключен ко входу устройства, 1э выход — ко входу первого операционного усилителя-, выход которого через первый резистор обратной связи подключен ко входу первого ключа, первый накопительный элемент, например

20 конденсатор, обкладки которого включены между входом и выходом первого операционного усилителя, введены второй операционный усилитель, вход которого через второй ключ.и резистор подключен к шине нулевого потенциала, второй накопительный конденсатор, обкладки которого подключены ко входу и выходу второго операционного усилителя, выход которого

З0 через второй резистор обратной связи

83,0585 подключен ко входу второго ключа,суммирующий усилитель, инвертирующий вход которого через первый согласующий резистор подключен к выходу первого операционного усилителя,неинвертирующий вход суммирующего усилителя через второй согласующий ре5 ,зистор подключен к выходу второго

)операционного усилителя, причем выход суммирующего усилителя является выходом устройства, и третий резистор обратной связи, включенный между вЫходом и инвертирующим входом суммирующего усилителя.

На чертеже приведена схема аналогового запоминающего устройства.

Устройство содержит входной резис-. 5 тор 1, первый резистор 2 обратной связи, первый ключ 3, первый операционный усилитель 4, первый накопительный элемент 5, первый согласующий элемент,6, суммирующий усйлитель Щ

7, третий резистор 8 обратной связи, резистор 9, второй резистор 10 обратной связи, второй ключ 11, второй операционный усилитель 12, второй накопительный конденсатор 13, второй 25 согласующий резистор 14.

Устройство работает следующим образом.

В режиме запоминания входной сигнал через входной резистор 1 поступает на вход первого операционного усилителя 4 и затем на суммирующий усилитель 7, где суммируется с нулевым сигналом, поступающим с выхода второго операционного усилителя 12, вход которого подключен к шине нулевого потенциала. При переводе устройства в режим памяти одновременно с выключением ключа 3 выключается ключ 11 и на неинвертирующий вход суммирующего усилителя 7 поступает напряже- 40 ние смещения, вызванное разрядом конденсатора 13 по входной цепи операционного усилителя 12, причем это напряжение адекватно напряжению утечки конденсатора 5 по входной цепи операционного усилителя 4, которое поступает на инвертирующий вход суммирующего усилителя 7, что и приводит к компенсации разряда основного запоминающего конденсатора 5.

Следовательно, применение дополнительных элементов позволяет уменьшить напряжение утечки, повысить точность хранения запомненного напряжения, а при равенстве таких параметров операционного усилителя, как входные токи по инвертирующим входам, можно добиться полного отсутствия напряжения утечки запомненного аналогового напряжения.

Формула изобретения

Аналоговое запоминающее устройство, содержащее первый ключ, вход которого через входной резистор подключен ко входу устройства, выход — ко входу первого операционного усилителя,выход которого через первый резистор обратной связи подключен ко входу первого ключа, первый накопительный элемент, например конденсатор, обкладки которого включены между входом и выходом первого операционного усилителя, о т л и ч а ю щ е е с я тем, что, с целью повышения точности устройства, в него введены второй операционный усилитель, вход которого через второй ключ и резистор подключен к шине нулевого потенциала, второй накопительный конденсатор, обкладки которого подключен ко входу и выходу второго операционного усилителя, выход которого через второй резистор обратной связи подключен ко входу второго ключа, суммирующий усилитель, инвертирующий вход которого через первый согласующий резистор подключен к выходу первого операционного усилителя, неинвертирующий вход суммирующего усилителя через второй согласующий резистор подключен к выходу второго операционного усилителя, причем выход суммирующего усилителя является выходом устройства, и третий резистор обратной связи, включенный между выходом и инвертирующим Вхо дом суммирующего усилителя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство сссР

9 190093, кл. G 11 С 27/00, 1966.

2. Авторское свидетельст ) СССР

9 587508, кл. G 11 С 27/00, 1976 (прототип).

830585

Юых Тираж 645 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035,- Москва, Ж-35, Раушекая наб., д. 4/5

Заказ 2897/32

Филиал ППП "Патент",-r. Ужгород, ул. Проектная,4.Составитель В. Муратов

Редактор M. циткина Техред Е.Гаврилешко Корректор Н. Стец