Постоянное запоминающее устройствос автономным контролем

Постоянное запоминающее устройствос автономным контролем

Иллюстрации

Показать все

Реферат

 

ИСАНИЕ

ИЗОБРЕТЕНИЯ

О П

Союз Советскик

Соцналистнческик

Республик

< 1832604

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 270779 (21) 2802949/18-24 р1}м. к.

G 11 С 29/00 с присоединением заявки ¹

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет—

Опубликовано 23.05.81.Бюллетень Н9 19 (З} УДК 631. 327 (088. 8) Дата опубликования описания 25.0581 (72) Авторы изобретения

И. В. Огнев, Г. А. Бородин, Н. И. яров

Московский ордена Ленина энергети (71) Заявитель (54) ПОСТОЯННОЕ ЗАПОМИНАКЦЕЕ УСТРОЙСТВО

С АВТОНОМНЫМ КОНТРОЛЕМ

Изобретение относится к запоминающим устройствам.

Известно постоянное запоминающее устройство с автономным контролем, содержащее блоки формирования конт- . рольных разрядов кода Хэмминга, формирователи проверочного слова, дешифратор одноразрядных ошибок, схему обнаружения двухразрядных ошибок (1).

Недостатком этого устройства является его сложность.

Наиболее близким к предлагаемому техническим. решением является устрой- ство, содержащее М модулей памяти из

В разрядов в каждом модуле, устройство контроля, состоящее йз В блоков контроля по четности и обнаруживающее

° ошибки при отказе модуля памяти, т. е. до В разрядов 32).

Недостатком этого устройства является его сложность вследствие избыточности в проверочных разрядах при обнаружении многократных детерминированных ошибок, имеющих ассиметричный характер,,которые возникают.при отказе многоразрядных панелей памя ти.

Цель изобретения — упрощение устройства. 30

Поставленная цель достигается тем, что в постоянное запоминающее устройство с автономным контролем, содержащее накопители, формирователи сигналов четности и блок обнаружения ошибки, причем оди; из входов накопителей и входы первого и второго формирователей сигналов четности подключены по входным числовым шинам, выходы первого, второго и третьего формирователей.сигналов четности соединены с другими входами накопитЕлей, выходы которых подключены к выходным числовым шинам и входам четвертого и пятого форькрователей сигналов четности, входы блока обнаружения ошибки соединены соответственно с выходами четвертого, пятого и шестого формирователей сигналов четности, а вы-. ход блока обнаружения ошибки является контрольным выходом устройства, введены две группы сумматоров по модулю два, две группы элементов И н две группы элементов ИЛИ, причем входы сумматоров по модулю два первой группы и элементов И первой группы подключены к входным числовым шинам устройства, а выходы — к соответствующим входам элементов ИЛИ первой группы, выходы которых соединены со

832601 входами третьего формирователя сигналов четности,.входы сумматоров по модулю два второй группы и элементов

И второй группы подключены к выходным.числовым шинам, а выходы — к соответствующим входам элементов ИЛИ второй группы, выходы которых соединены со входами шестого формирователя сигналов четности.

На чертеже изображена функциональная схема предложенного, устройства.

Устройство содержит накопители

1.1 — 1.M выполненные на запоминающих микросхемах и имеющие каждый по четыре разряда:,.блок 2 обнаружения ошибки, первый 3.1, второй 3.2 и третий .3.3 формирователи сигналов четности, первую 4 и вторую 5 группы сумматоров по модулю два, состоящие каждая из M двухразрядных сумматоров по модулю два, первую 6.1 — 6.3 и вторую 7.1 — 7.3 группы элементов И, состоящие каждая иэ М схем И, первую

8 и вторую 9 группы элементов ИЛИ, состоящие каждая иэ M схем ИЛИ, четвертый 10.1, пятый 10.2 и шестой

10.3 формирователи сигналов четности, входные 11 и выходные 12 числовые шины. Одни из входов накопителей 1.11.М и входы первого и второго формирователей сигналов четности подключены ко входным числовым шинам 11. Выходы первого 3.1, второго 3.2 и третьего 3.3 формирователей сигналов четности соединены с другими выходами накопителей 1.1-1.М,.выходы которых подключены к выходным числовым шинам

12 и входам четвертого 10.-1 и пятого

10.2 формирователей сигналов четкости. Входы блока 2 обнаружения ошибки соединены соответственно с выходами четвертого 10.1, пятого 10.2 и шестого 10..3 формирователей сигналов четности, а выход блока 2 обнаружения ошибки является контрольным вы-. ходом устройства. Входы сумматоров по модулю два первой группы 4 и элементов И первой группы 6 подключены к входным числовым шинам 11 устройст.— ва, а выходы — к соответствующим входам элементов ИЛИ первой группы 8, выходы которых соединены со входами третьего формирователя 3.3 сигналов четности. Входы сумматоров по модулю два второй группы 5 и элементов И второй группы 7 подключены к выходным числовым шинам 12, а выходы — к соответствующим входам элементов ИЛИ второй группы 9, выходы Которых соединены со входами шестого формировате ля сигналов четности 10.3.

Устройство работает следующим образом.

По входным числовым шинам 11 поступает двоичный код числа, подлежащего записи в накопители 1.1-1.М.

Для автономного контроля и обнаружения ошибок цо четвертой кратности включительно, возникающих при отказах в одном из четырехраэрядных накопителей 1.1-1.M формируется трехразрядный контрольный код, представляющий собой сочетание трех признаков.

Поскольку каждый из накопителей

1. 1-1.М является четырехразрядным, то для формирования признаков, составляющих контрольный код, з аписываемое число разбивается на группы по четыре разряда. Для формирования первого признака контрольного кода в каждой

I группе из четырех разрядов выбираются:первый, второй и четвертый разряды, которые подаются на входы формирователя сигнала четности 3.1, где вырабатывается признак четности или нечетности информации выбранных разрядов, и полученный результат записывается в первый контрольный разряд накопителей 1.1-1.M. Для формирова20 ния второго признака контрольного кода из каждых четырех разрядов выбираются первый и третий разряды и формирователь 3.2 сигнала четности.

- вырабатывает признак четности или

g5 нечетности информации выбранных разрядов, который записывается во второй контрольный разряд накопителей

1.1-1.N. Третий признак контрольного кода формируется при помощи первой группы сумматоров 4 по модулю два, элементов И первой группы 6.1-6.3, элементов ИЛИ, первой группы 8 и третьего формирователя 3.3 сигналов четности. Каждый из M двухразрядных сумматоров по,модулю два первой группы 4 образует сумму по модулю два значений второго и четвертого разрядов каждой группы иэ четырех разрядов записываемого числа. Элементы И первой группы 6.1 вырабатывают при40 знак конъюкции значений первого и третьего разрядов и отрицания значений второго и четвертого разрядов для каждой из N групп по четыре разряда.

Элементы И первой группы 6.2 выраба45 тывают-признак конъюнкции значений второго, третьего и четвертого разрядов и отрицания значения первого разряда для каждой из М групп по четыре разряда. Элементы И первой группы 6.3 вырабатывают признак конъюнкции значений второго и четвертого разрядов и отрицания значения третьего разрядов для каждой из М групп по четыре разряда. Полученные значения с выходов элементов И 6.1-6.3 первой группы и сумматоров по модулю два первой группы через соответствующие М элементов ИЛИ первой группы 8 подаются на входы формирователя сигналов четности 3.3, где вырабатывается

d0 итоговый признак. четности, который записывается в третий контрольный разряд накопителей,1.1-1.N. Таким образом, при записи информационные разряды поступившего на вход устройства

65 числа записываются в соответствующие

832604

Формула изобретения

Постоянное запоминающее устройство с автономным контролем, содержащее накопители, формирователи сигна- 40 накопители 1.1-1.М, а значения контрольного кода — соответственно в три контрольных разряда накопителей 1.11.М. При считывании аналогичным образом формируется второй трехразрядный контрольный код для информации, считанной из накопителей 1.1-1.М, при помощи второй группы сумматоров по модулю два 5, элементов И второй группы 7.1-7.3, элементов ИЛИ 9 второй группы и четвертого 10.1, пятого 10.2 и шестого 10.3 формирователей сигналов четности. Второй контрольный код подается на входы блока 2 обнаружения ошибок. Можно показать, что при любом однократном и многократном отказе в одном из накопителей 1.11.М значения второго контрольного кода не совпадают со значениями первого контрольного кода, считанными из контрольных. разрядов накопителей

1.1-1.М. При этом блок 2 обнаружения ошибок сравнивает значения первого и второго контрольных кодов и выдает сигнал ошибки при их несовпадении.

Таким образом,,обнаруживается любая ошибка до четвертой кратности вклю-. 25 чительно.

Технико-экономическое преимущество предложенного устройства заключается в упрощении устройства и повышении его надежности за счет уменьшения по сравнению с известным количества контрольных разрядов в накопителе для обнаружения с той же точностью пакетных ошибок до четвертой кратности включительно.

35 лов четности и блок обнаружения ошибки, причем одни из входов накопителей и входы первого и второго формиров ателей си гн алов чет ности подключены по входным числовым шинам, выходы первого, второго и третьего формирователей сигналов четности соединены с другими входами накопителей, выходы которых подключены к выходным числовым шинам и входам четвертого и пятого формирователей сигналов четности, входы блока обнаружения ошибки соединены соответственно с выходами четвертого, пятого и шестого формирователей сигналов четности, а выход блока обнаружения ошибки является контрольным выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно дополнительно содержит две группы сумматоров по модулю два, две группы элементов И и две группы элементов

ИЛИ, причем входы сумматоров по модулю два первой группы и элементов И первой группы подключены к входным числовым шинам устройства,.а выходы— к соответствующим входам элементов

ИЛИ первой группы, выходы которых соединены со входами третьего формирователя сигналов четности, входы сумматоров по модулю два второй группы и элементов И второй группы подключены к выходным числовым шинам, а выходы — к .соответствующим входам элементов ИЛИ второй группы, выходы которых соединены со входами шестого формирователя сигналов четности.

Источники информации, принятые во внимание при экспертизе

1. Патент США Р 3573728, кл. 340-146.1, опублик. 1971.

2. Патент Великобритании Р 1391976 кл. G 4 А, опублик. 1975 (прототип)..1 32604

Тираж 645 Подпи снсе

ВНИИ ПИ Государств ен ного коми т ет а СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 3421/45

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель Т. Зайцева

Редактор С. Патрушева Техред 3. Фанта Корректор В. Синицкая