Устройство для воспроизведенияпрямоугольных импульсов

Устройство для воспроизведенияпрямоугольных импульсов

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<и> 8327 16

Союз Советских

Социалистических

Республик

-Ф (61) Дополнительное к авт. свид-ву 9 702503 (22) Заявлено 0806.78 (21) 2625624/18-21 с присоединением заявки Но (23) Приоритет

Опубликовано 2305.81. Бюллетень N9 19

Дата опубликования описания 25.05.81

Р1 М („з

Н 03 К 5/22

Государственный комитет

СССР ио делам изобретений н открытий (З) ЮК 621.374 (088.8) (72) Автор изобретения

В.Л. Чураков (71) Заявитель р fg I

I, (54) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ПРЯМОУГОЛЬНЫХ

ИМПУЛЬСОВ

Изобретение относится к импульсной технике и может быть использовано в устройствах передачи сигнала по проводным линиям связи на большие расстояния.

По основному авт. св. 9 702503 известно устройство, содержащее управляемый генератор, вход которого соединен с выходом упфвляемого триггера, а выход соединен cb счетным входбм первого дешифратора, первая группа выходов которого через элемент ИЛИ подключена к входу элемента И, к другому входу этого элемента И подключен вход устройства, а выход соеди- 15 нен со счетным входом второго счетчика, выходы которого соединены с входами второго дешифратора, выходы второго дешифратора соединены с первыми входами схемы коммутации, на вторые входы схемы коммутации заведена вторая группа выходов первогс дешифратора, на третьи входы схемы коммутации заведен выход элемента НЕ, вход которого соединен с входом устройства. Выход схемы коммутации заведен на установочные входы обоих счетчиков и на сброс управляющего триггера и триггера памяти, на единичный вход управляющего триггера ЗО заведен вход устройства, а на единичный вход триггера памяти — выход первого дешифратора, выход триггера памяти является выходом устройства (1j.

Однако известное устройство не защищено от помех, меньших по длительности половины наименьшего квантованного сигнала, так как триггер памяти устанавливается даже в том случае, когда на входе устройства входной сигнал отсутствует.

Цель изобретения — увеличение помехоустойчивости устройства.

Поставленная цель достигается тем, что в устройство, содержащее управляемый генератор, вход которого соединен с выходом управляющего триггера, а выход — со счетным входом первого счетчика импульсов, выходы которого подключены и входам первого дешнфратора, первая группа выходов которого через элемент ИЛИ соединена с входом элемента И, к другому входу которого подключен вход устройства, а выход соединен со счетным входом второго счетчика импульсов, выходы которого соединены с входами второго дешифратора, выходы которого соединены с первыми

832716 входами схемы коммутации, на вторые входы схемы коммутации заведена вторая группа выходов первого дешифратора, на третьи входы схемы коммутации заведен выход элемента НЕ, вход которого соединен с входом устройства, выход схемы коммутации заведен на установочные входы обоих счетчиков и на сброс управляющего триггера и триггера памяти, единичный вход управляющего триггера соединен с входом устройства, выход триггера памяти является выходом устройства, содержит второй элемент И, один вход которого подключен к входу устройства, другой соединен с одним из выходов первого дешифратора и входом схеьы коммутации, а выход подключен к единичному входу триггера памяти.

На чертеже приведена структурная электрическая схема устройства. 20

Устройство содержит управляемый генератор 1, вход которого соединен с выходом управляющего триггера 2, а выход соединен со счетным входом первого счетчика 3 импульсов, входы которого соединены с входами дешифратора 4, одна группа выходов 5А -5> êîторого через элементы 6 ИЛИ подключена к входу элемента 7 И, к другому входу элемента 7 И подключен вход устройства, а выход соединен со счетным входом второго счетчика 8 импульсов, выходы которого соединены с входами дешифратора 9. Выходы дешифратора 9 соединены с первыми входами схемы 10 коммутации. К вторым входам схемы 10 коммутации подключена вторая группа выходов 11 -11и дешифратора 4. К третьим входам схемы 10 коммутации подключен выход элемента

12 НЕ, вход которого подключен к вхо- 40 ду устройства. Выход схемы 10 коммутации подключен к установочным входам обоих счетчиков 3 и 8 и на.сброс управляющего триггера 2 и триггера 13 памяти. На единичный вход УпРавляю- 45 щего триггера 2 заведен вход устройства, а на единичный вход триггера памяти 13 — выход элемента 14 И, один вход которого соединен с выходом 5 дешифратора 4, второй — с входом Уст- 50 ройства. Выход триггера 13 памяти является выходам устройства.

Устройство работает следующим образом.

В случае подачи на вход устройства сигналов длительностью „или tgt

55 отличающихся от номинальных значений

° на величину де за счет искажения в линии связи, входной сигнал своим передним фронтом переводит управляющий триггер 2 в единичное состояние . <0 и потенциалом с выхода этого тригге-, ра.запускается генератор 1.

Импульсы с генератора 1 запускают счетчик .3 по счетному входу, состояние счетчика дешифрируется дешифрато- у ром 4, на выходах которого формируется сигнал 54, задержанный по отношению к переднему фронту входного сигнала на величину. t ; сигнал 5, задержанный по отношению к переднему фронту входного сигнала на величину (, + ); сигнал 5Э, задержанный по отношению к переднему фронту входного сигнала на .величину < (tz+t>); и сигнал 114, задержанный по отношению, к сигналу 5 на величину t<, сигнал

11<, задержанный по отношению к сигналу 5 на величину t<, сигнал 13 задержанный по отношению к сигналу

5 на величину t . Перечисленные сигналы располагаются во времени так, что не .накрывают возможные поля допуска отклонения длительности вход-, чого сигнала.

Если на вход устройства поступает сигнал длительностью 1 - 2 < t

b,t

+ —, то через элемент 7.И за времй мя длительности входного сигнала проходит только один сигнал с элемента

6 ИЛИ и счетчик 8 переводится в состояние "1". Дешифратор 9 дешифрирует состояние счетчика 8, и потенциал с

его первого выхода подготавливает схему 10 коммутации к прохождению сигналов 11„ с дешифратора 4, после окончания входного сигнала потенциал со схемы 12 HE открывает схему 10 коммутации и сигнал с ее выхода сбрасывает в "0" счетчики 3 и 8, управляющий триггер 2 и триггер 13 памяти. Триггер .13 памяти устанавливается в "1" сигналом с выхода 5 дешифратора 4 через элемент 14 И, и на выходе формируется сигнал длительностью t .

Если на выход устройства поступает сигнал длительностью t < - 2 < дй с t (t + 2, то эа время действия t входного сигнала через элемент 7 H. проходят два импульса с элемента

6 ИЛИ .и счетчик 8 устанавливается в состояние "2", потенциал с дешифратора 9 подготавливает схему 10 коммутации к прохождению сигнала с выхода 11 дешифратора 4, после окон- чания входного сигнала потенциал с элемента 12 НЕ разрешает работу схеьы 10 коммутации, которая выходным сигналом возвращает устройство в исходное состояние и формирует на триггере 13 памяти сигнал длительностью

tg.

Если на вход устройства поступает сигнал длительностью tç — 2 (t 4t Э + йt

+, то счетчик 8 импульсами с элеQt

2 мента 7 И устанавливается в состояние "3", дешифратор 9 потенциалом .со своего третьего выхода подготавли,вает схему 10 коммутации к прохожде832716 нию сигнала с выхода 11> дешифратора 4, который после окончания входного сигнала проходит через схему 10 коммутации, возвращает устройство в исходное состояние и сбросом триггера 13 памяти через t> после его установки в "1" формирует íà его выходе сигнал длительностью сэ.

Если на вход устройства поступает сигнал помехи длительностью <— то за время действия входного сигнала через элемент 7 И не проходит ни одного импульса, счетчик 8 остается в состоянии "0" и ни на одном выходе дешифратора 9 нет подготавливающего потенциала. Сигнал с выхода 5 дешифратора 4 не проходит за время действия входного сигнала- (сигнала помехи) через элемент 14 И на вход триггера

13 памяти, и триггер остается в состоянии "0". После окончания входного сигнала потенциал с выхода элемента 12 НЕ открывает схему 10 коммутации и сигнал с выхода 5 дешифратора 4 проходит через схему 10 коммутации и сбрасывает в "0" управляющий триггер 2 и счетчики 3 и 8, подтверждая состояние "0" триггера 13 памяти.

Таким образом, в предлагаемом устройстве исключается формирование вос. становленного сигнала при поступлении на вход кратковременной помехи за счет установки триггера памяти в

"1" только при совпадении входного сигнала и сдвинутого импульса с дешифратора, что приводит к увеличению помехоустойчивости устройства.

Формула изобретения

Устройство для воспроизведения прямоугольных импульсов по авт. св.

Р 702503, о т л и ч а ю ш е е с я

15 тем, что, с целью увеличения помехоустойчивости, в него введен дополнительный логический элемент И, первый вход которого соединен с входной шиной устройства, второй вход - с од20 ним из выходов первой группы первого дешифратора, а выход дополнительного логического элемента И соединен с единичным входом триггера памяти.

Источники информации, 5;принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 702503, кл. Н 03 К 5/20, 07.03.78.

832716

Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушокая наб., д. 4/5

Закаэ 3476/52

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Составитель A. Перлин

Редактор Г. Кацалап Техред М.Коштура Корректор С. Шекмар