Устройство для измерения ортогональныхсоставляющих сигнала

Устройство для измерения ортогональныхсоставляющих сигнала

Иллюстрации

Показать все

Реферат

 

Оп ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски к

Сецналнстнчесинк

Республик

<и> 834548 (61) Дополнительное к авт. саид-ву 1в759968 (Sl )M. Кл". (22) Заявлено 18.09 . 78 (21) 2666480/18-21

6 01 R 19/06

6 01 В, 25/00 с присоединением заявки М (23) Приоритет

Гасударстаекний каиктет

СССР еа делам кзебретеккй к еткритей (5З) УДК 62!,3)7 ° .373(088.8) Опубликовано 30.05.81. Бюллетень Рй 20

Дата опубликования описания 31.05.81 (72) Авторы изобретения

l0. П. Гнучев, M, M. Барашков, М. И. и A. П. Мартынов с г. (71) Заявитель (54 УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ОРТОГОНАЛЬНЫХ

СОСТАВЛЯЮЩИХ СИГНАЛА

Изобретение относится к иэмери= тельной технике с применением цифровой фильтрации и может быть использовано в радиоуправлении, радионавигации, радиолокации, а также в других областях техники, где необходимо измерение амплитуды и фазы сигналов на фоне шума.

Известно устройство для измерения ортогональных составляющих, содержащее кварцевый генератор, делитель частоты с переменным коэффициентом деления, преобразователь код-аналог, шифратор, блок управления, преобразователь аналог-код, блоки умножения, реверсивные счетчики, которое сов15 местно с арифметическим устройством может быть использовано для измерения амплитуды и фазы сигнала 11).

Недостатками этого устройства яв20 ляются ограниченный частотный диапазон, который обусловлен временем операции произведения кодов выборок сигнала на коды ортогональных функций р и сл ожнос Tb его р еали зации.

По основному авт. св. У 759968, известно устройство для измерения ортогональных составляющих сигнала, которое совместно с вычислительнйм устройством может быть использовано для измерения амплитуды и фазы сигнала, содержащее аналого-цифровой преобразователь, регистры, накапливающие сумматоры, блок управления, блок сдвига информации, блок формирования признака сдвига, блок анализа знака, сумматоры, блоки инверсии кодов, блок формирования признака знака,. добавочные блоки сдвига и связи между ними f2)

Недостатком известного устройства является невозможность измерения амплитуды и фазы сигнала без специального арифметического устройства, Цель изобретения — расширение функциональных воэможностей при из,мерении амплитуды и фазы сигнала.

48 4 ный блок формирования признака знака, причем первый вход блока анализа максимального кода соединен с информационным выходом аналого-цифрового преобразователя и выходом первого накапливающего сумматора, второй его вход присоединен к первому входу добавочного блока сдвига информации и выходу второго накапливающего сумматора, а выход соединен со входом вто-. рого регистра и вторым входом добавочного блока сдвига информации, выход которого подсоединен к первому входу второго сумматора, прямой выход второго сумматора через добавочный блок формирования признака знака соединен с выходом блока формирования признака знака.

На чертеже представлена структурная схема устройства для измерения ортогональных составляющих сигнала, Устройство содержит аналого-цифровой преобразователь(АЦП)1, блок 2 сдвига информации блок 3 формирования признака сдвига, блок 4 анализа знака, первый и второй регистры 5 и 6, блок 7 управления, первый, вто" рой и третий сумматоры 8-10, первый. и второй блоки .11 и 12 инверсии кбанов, блок 13 формирования признака знака, первый и второй добавочные блоки 14 и 15 сдвига, первый и второй накапливающий сумматоры lб н 17, блок 18 анализа максимального кода, третий до" бавочный блок 19 сдвига, добавочный блок 20 формирования признака знака.

Устройство работает следующим образом.

На один из входов АЦП поступает. сигнал Ц(Ц, а на другой вход от блока 7 управления серия импульсов т-% . следующих с интервалом Т и определяющих моменты взятия выборок сигнала. На выходе АЦП 1 формируется И -разрядный код выборки / Х1 /,соответствующий по величине модулю выборки, а также признак знака выборки Зн Х! . Код/Х1 / поступает на входы блока 3 формирования признаков сдвига и блока 2 сдвига информации. Блок 3 формирования признака сдвига анализирует входной код

/ 1 /и определяет положение старшей единицы в разрядной сетке. При наличии старшей единицы кода в младших раэрядах разрядной сетки .блок 3 формирует команду сдвига Кр, поступающую на блок 2 сдвига, в котором код

t сдвигается на соответствующее

3 8345

Поставленная цель достигается тем, что в устройство для измерения орто-1 гональных составляющих сигнала,содержащее аналого-цифровой преобразователь, первый регистр, первый и

5 второй накапливающие сумматоры, блок управления, соединенный с аналого-цифровым преобразователем, блок сдвига информации, блок формирования признака сдвйга блок анализа знака, ц> второй регистр, первый, второй и третий сумматоры, первый и второй блоки инверсии кодов, блок формирования признака знака и первый и второй добавочные блоки сдвига, информационный 15 выход аналого-цифрового преобразова теля соединен с входами блока сдвига . информации и блока формирования приз нака сдвига, выход которого соединен с управляющим входом блока сдвига ин- 20 формации и через второй регистр с управляющими входами первого и второго добавочных блоков сдвига, выход блока сдвига информации через первый регистр соединен с первым входом пер- 25

sего. сумматора, прямые и инвертированные выходы первого и второго сумматоров соединены соответственно с входами первого и второго блоков инверсии кодов, выходы которых подсоединены соответственно ко входам первого и второго добавочных блоков сдвига и .первым входам первого и второго сумматоров, выходы первого и второго добавочных блоков сдвига соединены соответственно со вторыми входами второго и первого сумматоров и информационнымн входами первого и второго накапливающих сумматоров, знаковый выход аналого-цифрового преобраэовате- 4О ля присоединен к одному из входов блока анализа знака, второй вход которого соединен со вторым выходом блока управления, а выход подсоединен к знаковым Входам первого Й второго 45 блоков инверсии кодов и первого и второго накапливающих сумяаторов, третий и четвертый выходы блока управления присоединены соответственно к управляющим входам второго регистра и через последовательно соединенные третий сумматор, выход которого сое- динен со входом, и блок формирования признака знака подсоединены к управляющим входам первого и второго блоков инверсии кодов, введены блок анализа максимального кода, третий добавочный блок сдвига и добавоч- фк

X ° „ Х„-+,0„- ", 50

М - число выборок. где

5 8345 число разрядов P до полного заполнения разрядной сетки. Сформированный код Хк -2 поступает на первый регистр

5, где запоминается на время Т. Команды сдвига Кр запоминаются на то же время во втором регистре 6. С регистра 5 код1Хк1-2 подается на один иэ входов сумматора 8, на выход которого подключен первый блок 1 инверсии кодов, где по команде с.áëoêà 13 формирования признака. знака или- с блока 4 анализа знака производится формирование прямых или обратных кодов, суммирование которых в сумматорах равноценно вычитанию. 1S

Выход первого блока 11 инверсии кодоР подключен к входу первого добавочного блока 14 сдвига, который

Осуществляет сдвиг кодов. На второй 2Е вход сумматора 8 подключен выход сумма. тора 9 через второй блок 12 инверсии кодов и второй добавочный блок 15 сДвига. Блоки 14 и )5 сдвига кодовуправляются в соответствии с призна- 25 ками сдвига, поступающими с второго регистра 6. На первый вход сумматора

9 подключен выход первого добавочного блока 14 сдвига кодов, на второй входвыход второго блока 12 инверсии кодов,Зо который одновременно подключен на вход -15 блока сдвига кодов.

Знак выборки ХК13н Х ) с выхода

АЦП 1 поступает на один из входов блока 4 анализа знака, на другой вход которого блок 7 управления выдает признак знака четверти опорной функции Зн ц(. Блок 4 анализа знака

40 фор1вюрует прйэнак, соответствующни знаку алгебраического произведения знака выборки на эиак опорной функции. Сформированный признак посту-, пает на блоки 11 и 12 инверсии кодов иа выходах которых s соответствии с

45 нем образуются прямые или обратные кофы, которые подаются на накапливающие сумматоры 16 и 11.

Блок 7 управления вырабатывает текущее значение углов а к опорных-. функций . СО (и щ <(а также иеобходимые константы, поступающие иа входы третьего сумматора 10. На выход сумматора 10 подключен блок 13 формирования признака знака. Посту пающие на вход сумматора 10 значения текущего угла опорной функции сумми48 d руются с константами, равными е1 С в соответствии с уравнениями

+ 1 "-1 О.1"" С 1

63+ P„. =81 ;, 1 где ф4 = «+ 16 1.-номер итерации (10,1,2,...,Vt -ф Н- число итераций. i

Начальные условия: /K,у =О,1<р «)ц ф

Блок 13 формирования признака

i:ýHàêà формирует знак, поступающий на блоки 11 и 12 инверсии кодов ° Сум-, . маторы 8 и 9 и блоки 11 а 12 инвере сии кодов осуществляют операции суммирования кодов и их инверсии в соответствии с уравнениями,.

2 Х - е

На вход сумматора 8 заносится код.

1)(к12Р на вход .сумматора 9 - код равный О, на вход сумматора 1Окод С К . По истечении итерации иа выходе сумматоров 8 и 9 образу1отся произведения К1(_#_g!ЯБАН ЫД и К.111(кЯ !сюзАк1 соответственно, где К» е Д л Т»м»еЛ ° Пвв выеолле»в»л итераций блоки 11 и 12 инверсии кодов управляются признаками знака формируеьыми блоком 3, блоки 14 и

15 сдвига управляются через. регистр 6, который формирует сдвиги 2, по командам с блока 7 управления. Полученные коды произведений с выходов сумматоров 8 и 9 поступают на входы блоков 11 и 12 инверсии кодов соответственно, на выходе которых образуются прямые илн обратные коды в соответат» вии с признаком, поступаемым от блока

4 анализа знака, т. е. учитывается знак выборки и знак опорной функции»

Коды КХ К2. 81Ис(. g, и КМ1ф СОЪА1( поступают на блоки 14 и 15, где по команде с регистра 6 осуществляют необходи1е1й сдвиг на 2 разрядов.

Сфор1жрованные коды КМ фМ1Ки KQOo с выхода блоков 14 и 15 сдвига поату-. пают на накапливающие сумматоры !б и 17 которые производят следующие операции . фЬ4 Щ 1

А=МЗХ 51Nd и В=КGХ co94g к=о к к ко к

834548

Ц =К, /А В -2

К / А+В .7

Полученные значения А и В поступают одновременно на входы блока 2 сдвига информации, добавочного блока

19 и блока 18 анализа максимального кода. В блоках 2 и 19 производится сдвиг информации в сторону старших разрядов по команде, вырабатываемой блоком 18 анализа максимального кода, до полного заполнения разрядной сетки на величину &, определяемую поло- 10 жением старшей единицы в максимальном из чисел А или В. Одновременно величина сдвига информации запоминается на регистре 6.

С выходов блоков 2 и 19 сдвига информация поступает на первый вход сумматоров 8 и 9. Сумматоры 8 и 9 блоки 11 и 12 инверсии кодов и блоки

14 и 15 сдвига осуществляют операцию . суммирования кодов или их инверсий и 20 сдвига в соответствии с уравнениями

4 eirl1 4=61иич; где::1 = 0,1,2,3... И, g = + 1р

11 -число итераций. Начальные условия: Х р = А /О = ВОперация определениФ31Я И g ° осу1 ществляется блоком 20 формирования знака, вход которого соединен с прямым выходом сумматора 9, а выход управляет блоками 11 и 12 инверсии ко- 35 дов.

На выходе сумматора 8 по окончании 1 итераций образуется значение

Величина vn, хранящаяся в регистре

6, поступает на блоки 14 и 15 сдвига, где осуществляется сдвиг на 2 . На 45 выходе блока 14 образуется значение амплитуды сигнапа

От блока 7 управления на сумматор 10 поступают, значения констант, равных а -с1д 2

Блок сумматора 10 производит операцию о =< - — g.см"сайф 2

Начальные условия с о -О .

По окончании Ф1 итераций на выходе сумматора 10 образуется значение кода о, равное фазе измеряемого сигнала .

Изобретение позволяет сократить количество аппаратуры в измерительных системах для измерения амплитуды и фазы с сохранением высокой точности. Добавлением трех небольших блоков и многократным использованием основной аппаратуры расширяются функциональные возможности предлагаемого устройства без применения специального арифметического устройства.

Формула изобретения

Устройство для измерения ортого,нальных составляющих сигнала по авт, св. Р 759968, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей при измерении амплитуды и фазы сигнала, введены блок анализа максимального кода, третий добавочный блок сдвига и добавочный блок формирования признака знака, причем первый вход блока анализа максимального кода соединен с информационным выходом аналого-цифрового преобразователя и выходом первого накапливающего сумматора, второй его вход присоединен к первому входу добавочного блока сдвига информации и выходу второго накапливающего сумматора, а выход соединен со входом второго регистра и вторым входом добавочно. го блока сдвига информации, выход которого подсоединен к первому входу второго сумматора, прямой выход второго сумматора через добавочный блок формирования признака знака соединен с выходом блока формирования признака знака. .Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

У 278228, кл. G 01 Я 19/00, 1963.

2. Авторское свидетельство СССР

В 759968, кл. G 01 Н, 19/06.