Цифровой анализатор

Цифровой анализатор

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социапистическик

Республик (1834581 (61) дополнительное к авт. свил-ву (5I )М. Кл.

G 01 R 23/16 (22) Заявлено 16. О! . 79 (21) 2715875/18-21 с присоеаинением заявки РЙ

Гооудэрстаанный камнтет (23) Приоритет

Опубликовано 30. 05. 81 ° Б(оллетень J% 20 по аелам наэбретеннй н открытий (53) УДК621.3! 7. .757(088.8) Дата опубликования описания 10.06.81

А.А.Яремчук, П;П.Орнатский, Н.Е.Тарабан;"- Н.ИгПоворозннщ+»., и С.Ф.Каминский !

< т

t -- "а (72) Авторы изобретения

Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистке революции (71) Заявитель (54) ЦИФРОВОЙ АНАЛИЗАТОР

Изобретение относится к электрои радиоизмерительной технике и может быть использовано для измерения спектра, взаимного спектра и коэффициента когерентности.

Известен цифровой анализатор, со5 держащий,логарифмйческий аналого-цифровой преобразователь, два сумматора, преобразователь логарифмического кода в линейный, соединенный со вторым сумматором, оперативное запоминающее устройство, соединенное цепями перезаписи кодов с вторым сум-. матором, постоянное запоминающее устройство, блок управления, соединен- ный со всеми блоками (1).

Однако известный цифровой анализатор не позволяет измерить взаимный спектр и коэффициент когерентности, а также представить результаты измерения в полярных координатах и в логарифмическом масштабе.

Цель изобретения — расширение диапазона анализа.

Поставленная цель достигается тем, что в цифровой анализатор, содержащий аналоговый коммутатор, подключенный ко входу логарифмического аналого-цифрового преобразователя, два сумматора, преобразователь логарифмического кода в линейный, оперативное запоминающее устройство, постоянное запоминающее устройство, преобразователь линейного кода в логарифмический и блок управления, дополнительно введены регистр сдвига, регистр памяти, преобразователь линейного кода в код арктангенсаи цифровой коммутатор, входы которого связаны с одним из выходов первого сумматора, выходом постоянного запоминающего устройства, выходом логарифмического аналого-цифрового преобразователя, с выходом преобразователя линейного кода в логарифмический и с выходом регистра памяти, причем второй сумматор включен между выходом преобразователя логариф834581

3 мического кода в линейный и выходом оперативного запоминающего устройства, первый сумматор включен между выходом цифрового коммутатора и входом регистра сдвига, выход которого подключен ко входу регистра памяти и одновременно к последовательно соединенным преобразователю логарифмического кода в линейный, преобраэова тело линейного кода в код арктангенса и оперативному запоминающему устройству, второй вход которого подключен к выходу преобразователя линейного кода в логарифмический, соединенному также со вторым входом регистра памяти, третий вход подключен к выходу второго сумматора и одновременно ко входу преобразователя линейного кода в логарифмический.

На чертеже приведена структурная схема цифрового анализатора.

Схема включает последовательно соединенные аналоговый коммутатор 1, соединенный с входами анализатора 0„„ и 013Х логарифмический аналого-цифровой преобразователь (А1Щ)

2, циФровой коммутатор 3, первый сумматор 4, регистр 5 сдвига, преобразователь 6 логарифмического кода в линейный, второй сумматор 7, опе" ративное запоминающее устройство 8, выходной код которого представляет собой результат измерения, а также постоянное запоминающее устройство

9, выход которого подключен к входу цифрового коммутатора 3, регистр

10 памяти, преобразователь 11 линейного кода в логарифмический, преобразователь 12 линейного кода в код арктангенса, блок 13 управления, соединенный со всеми блоками. Вход преобразователя 11 линейного кода в логарифмический подключен к выходу второго сумматора, а выход соединен со входами оперативного запоминающего устройства .8, регистра 10 и цифрового коммутатора 3. Регистр 10 содержит, кроме того, второй вход, который подключен к выходу регистра 5 сдвига, а выход 10 регистра соединен с входом дифрового коммута. тора 3. Вход преобразователя 12 линейного кода s код арктангеиса нодкжочен к выходу преобразователя 6 логарифмического кода в линейный, а выход — к входу оперативного запои нающего устройства 8.

4

Анализатор работает следующим образом.

При измерении составляющих преобразования Фурье производится подключение первого входного сигнала к входу преобразователя 2, логарифмическое аналого-цифровое преобразование (АЦП) этого сигнала с помощью преобразователя 2 передача кодов логарифмического АЦП и постоянного запоминающего устройства 9 на сумматор 4. С выхода сумматора 4 сумма логарифмов входного напряжения и sin-, cos- составляющих, хранящихся в устройстве 9, подается через регистр

5 сдвига (беэ сдвига в этом режиме) на преобразователь 6 логарифмического кода в линейный, после чего производится накопление sin-, cosсоставляющих с помощью второго сумматора 7 и оперативного запоминающего устройства 8. При этом в оперативном запоминающем устройстве 8 каждому исследуемому сигналу, каждой частоте соответствует четыре ячейки: две-для хранения и накопления sin-, cos- составляющих, две — для хранения и накопления модуля и фазы спектра, кроме того, в устройстве 8 каждой частоте соответствует еще 3 ячейки: две- для хранения и накопления модуля и фазы взаимного спектра, а третья — для хранения вычисленного значения коэффициента когерентности.

После измерения и вычисления одной . дискреты по первому каналу коммутатор 1 подключает второй канал (U )

ВХ2 к входу преобразователя 2, и производится аналогичное измерение и вычисление при тех же значениях sin-, cos- составляющих, извлекаемых из устройства 9. После вычисления одной дискреты по всем каналам извлека-. ется следующее значение составляющих из постоянного запоминающего устройства 9, снова аналоговый коммутатор 1 подключает к преобразователю 2 первый канал (U <), и производятся аналогичные измерения и вычисления. Измерение частоты ортогональных составляющих достигается изменением тактовой частоты опроса ячеек постоянного запоминающего устройства 9. После окончания измерения sin- cos- составляющих по всем частотам и каналам на первом участке исследуемого сигнала производится их преобразование в полярную сис5 834581 тему координат с модулем К и фазой

ij на частоте f . и в j-том канале.

Уравнение преобразования координат имеет следующий гид:

Р„. = 5„"+6д =antilog < log (anti— р:

log2! ogS"+ ant i log21ogG, ); (1)

1j ... )У

Ч .1 =-arctg =arctg ant i log tlogS„.>и

-1 од 6„ ),, (2) где S — sin- составляющая 1-того входного сигнала на частоте „.;

G. - cos- составляющая j-того

М входного сигнала на частоте f<.

Для реализаций уравнения (1) составляющая S<- считывается из оперативного запоминающего устройства 8, 20 передается через второй сумматор 7, преобразуется в логарифмический код в преобразователе ll затем передается через цифровой коммутатор 3 и сумматор 4 на регистр 5 где происФ

25 ходит удвоение кода путем сдвига, после чего информация через преобразователь 6 логарифмического кода в линейный и через сумматор 7 записывается в третью ячейку оператив30 ного запоминающего устройства 8, соответствующую частоте f, к j""тому каналу. Аналогичное преобразование производится над 6„", после чего производится суммирование двух аитилогарифмов в сумматоре 7, затем преобразование полученной суммы в преобразователе 11, передача через коммутатор 3 и сумматор 4, сдвиг в сторону младших разрядов в регистре 5 сдви40 га, что соответствует умножению на вЂ, далее преобразование в линей1

2 ный код в преобразователе 6, и, наконец, вычисленное значение Я„. записывается через сумматор 7 в опера45 тивное запоминающее устройство 8.

Для реализации уравнения (2) составляющая S считывается, передается через сумматор 7, преобразуется в логарифмический код в преобразо50 ва.:-,;ле 11 и запоминается в регистре

:.:3 после чего считывается из запоминающего устройства 8 составляющая

G- и преобразуется в логарифмическии код в преобразователе 11. Затем полученные значения логарифмов пере чаются через коммутатор 3 на сумма:тор 4, где производится их вычитадалее информация без сдвига передается через -регистр 5. сдвига преобразуется в линейный код в преобразователе 6, после чего преобразуется в код арктангенса в преобразователе 12 и записывается в устройство 8 в четвертую ячейку, соответ. ствующую f 1-тому каналу.

Для получения логарифмического представления (log R " и log g ) проЧ изводится считывание соответствующих ячеек иэ устройства 8, передача через сумматор 7 на преобразователь

ll после чего преобразованная информация вновь записывается в оперативное запоминающее устройство 8.

Определение модуля и фазы взаимного спектра i-той частоты каналов j u (j+l) производится в соответствии с уравнениями:

Р,. =Я "R.(+)апй1log(log R1"+

+1о9 К„-(4у (3) 41,1.1 11 (1+4) (4) Для реализации уравнения (3) R " считывается из устройства 8, передает" ся через сумматор 7, преобразуется в преобразователе ll и запоминается в регистре 1О. Затем считывается

Я4(+ ), передается через сумматор 7, преобразуется в преобразователе 11, после чего полученные логарифмические коды через коммутатор 3 поступа-. ют на сумматор 4, где суммируется.

Результат суммирования без сдвига передается через регистр 5 сдвига, преобразуется в линейный код в преобразователе 6 и через сумматор 7 записывается в устройство 8. Реализация уравнения (4) осуществляется с помощью вычитания в сумматоре 7 кодов, считанных из устройства 8.

Для уменьшения погрешности иэ-sa флюктуации измеряемых спектральных характеристик исследуемого случайного сигнала в анализаторе произ» водится усреднение этих характеристик между участками сигнала. Усреднение производится путем накопления измеренных на каждом участке характеристик с помощью второго сумматора 7 и оперативного запоминающего устройства 8. В результате усреднения получаются средние значения

CRg) ф, <Й,ц) и < R4 4) °

Ойределение коэффициента когерентности между j-тым и (j+l) каналами на i-той частоте производится в соответствии с уравнением: (%45, + 1

-аиЖо (о <

<%11 < R1(i 4) ) 834581 -8 ции за счет исследования большего числа информативных характеристик случайных сигналов.

Формула изобретения

Для реализации уравнения (5)(R<> считывается из устройства 8, через Ip сумматор 7 подается на преобразователь ll, а затем преобразованный код запоминается в регистре 10. Далее считывается из устройства 8 (R„ц „ и также через сумматор 7 подается на преобразователь ll. Логарифмические коды с выходов преобразова- . .теля II и регистра 10 через коммутатор 3 поступают на сумматор 4, где определяется их сумма, которая 2р поступает на вход регистра 5 сдвига.

Последний сдвигает сумму на. один разряд в сторону младших разрядов, чем обеспечивается умножение на

Затем информация с выхода регистра

5 сдвига поступает на регистр 10.

Далее считывается С Й „) из устройства 8 и через сумматор 7 подается на преобразователь 11, после чего логарифмические коды с выходов 30 преобразователя ll и регистра 10 поступают через коммутатор 3 на сумматор 4, где производится вычитание.

Полученный результат без сдвига передается через регистр 5 сдвига, 35 преобразуется в линейный код в преобразователе 6 и через сумматор 7 записывается в устройстве 8.

Таким образом, цифровой анализатор с использованием логарифмичес- 40 ких преобразований позволяет измерить взаимный спектр и коэффициент когерентности, а также представить результаты измерения в полярных координатах и логарифмическом масштабе. 45

Это дает возможность применить его для автоматизации научного эксперимента, что обеспечивает повьппение производительности труда при измерении статистических характеристик so случайных сигналов. Применение анализатора в радиотехнической и радиоэлектронной промышленностях позволит повысить оперативность получения характеристик случайных сигналов и достоверность измерительной информаЦифровой анализатор, содержащий аналоговый коммутатор, подключенный ко входу логарифмического аналогоцифрового преобразователя, два сумматора, преобразователь логарифмического кода в линейный, .оперативное запоминающее устройство, постоянное запоминающее устройство, преобразователь линейного кода в логарифмический и блок управления, о т— л и ч а ю шийся тем, что, с целью расширения диапазона анализа, B He a HHTe Ho BBGpåíû регистр сдвига, регистр памяти, преобразователь линейного кода в код арктангенса и цифровой коммутатор, входы которого связаны с одним из выходов первого сумматора, выходом постоянного запоминающего устройства, выходом логарифмического аналого-цифрового преобразователя, с выходом преобразователя линейного кода в логарифмический и с выходом регистра памяти, причем второй сумматор включен между выходом преобразователя логарифмического кода в линейный и выходом оперативного запоминающего устройства., первый сумматор включен между выходом цифрового коммутатора и входом регистра сдвига, выход которого подключен ко входу регистра памяти и одновременно к последовательно соединенным преобразователю. логарифмического кода в линейный, преобразователю линейного кода в код арктангенса и оперативному запоминающему устройству, второй вход которого подключен к выходу преобразователя линейного кода в логарифмический, соединенному также со вторым входом регистра памяти, третий вход подключен к выходу второго сумматора и одновременно ко входу преобразователя линейного кода в логарифмический.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР.

Ф 473118, кл. G 01 R 23/1б, 1975.

834581

Составитель А.Орлов

Редактор А.Лежнина Техред Т.Маточка . Корректор М.Коста

Заказ 4097 70 . Тираж 732 Поднисиое

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж 35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4