Амплитудный компаратор
Патент 834832
Авторы
Классы МПК
Амплитудный компаратор
Иллюстрации
Реферат
ОП ИСАЙИ Е
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
<»834832
/ (51) М, Кл з (53) УДК 621.374.
-3 (088.8) (61) Дополнительное к авт. свид-ву— (22) Заявлено 08.10.79 (2! ) 2827239/18-21
Н 03 КЗ/22 с присоединением заявки №вЂ”. Гесудврвтввкный квмнтвт
СССР
lo лвллм лзвбрвтвннй и вткрытнй (23) Приоритет—
Опубликовано 30.05.81. Бюллетень № 20
Дата опубликования описания 05.06.81 (72) Авторы изобретения
В. Н. Низов, В. К. Смирнов и Д. А. Лысенко (7l) Заявитель (54) АМПЛИТУДНЫЛ КОМПАРАТОР
Изобретение относится к радиотехнике и может быть использовано в избирательных устроиствах.
Известен амплитудный компаратор, содержащий устройство сравнения, устройство стробирования (схема, исключающая
НŠ— ИЛИ), устройство памяти с двумя устойчивыми состояниями, соединенное с выходом устройства стробирования (1).
Основным недостатком известного устройства являются ограниченные функцио- нальные возможности, обусловленные возможностью обнаружения перехода сигнала только через один определенный уровень,: что приводит к невозможности обработки амплитудно-модулированных сигналов;
Наиболее близким техническим решением к предлагаемому является амплитудный тв компаратор, содержащий два амплитудных пороговых элемента, входы которых соединены с входной шиной, а выход первого соединен с первым входом первого блока памяти, выход которого подключен к первому входу блока сравнения, и второй блок памяти (21.
: Недостаток известного устройства заключается-в недостаточной стабильности.
Цель изобретения — повышение стабильности
Поставленная цель достигается тем, что в амплитудный компаратор, содержащий два амплитудных пороговых элемента, входы которых соединены с входной шиной, а Ьыход первого соединен с первым входом первого блока памяти, выход которого подключен к первому входу блока сравнения, и второй блок памяти, введены два формирователя импульсов, входы которых подключены к выходу второго амплитудного порогового элемента и первому входу второго блока памяти, и элемент «Исключаю- щее НŠ— ИЛИ», первый вход которого под-. ключен к выходу блока сравнения, а,второй вход к выходу одного из формирователей импульсов, выход второго формирователя импульсов соединен с вторыми входами блоков памяти, причем второй вход блока сравнения подключен к выходу второго блока памяти.
На чертеже представлена структурная, схема амплитудного компаратора.
Устройство содержит входной контакт 1, соединенный со входами амплитудных пороговых элементов 2 и 3, выход элемен834832
Формула изобретения
BHHHllH Заказ 4076/82 Тираж 988 Подписное
Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 та 2, имеющего относительно высокий порог срабатывания, через блок 4 памяти и блок 5 сравнения соединен с одним из входов элемента 6 «Исключающее HE — ИЛИ», выход элемента 3 с относительно низким порогом срабатывания соединен со входами дополйительного блока 7 памяти и формирователей 8 и 9 импульсов, выход формирователя 8, формирующего импульс пб положи. тельному перепаду, соединен со входами обнуления блоков 4 и 7 памяти, а выход формирователя 9 саединен с другим входом элемента 6, при этом выход дополнительного блока 7 памяти соединен с другим входом блока 5 сравнения.
Устройство работает следующим о6разом., Амплитудно-модулированный сигнал поступает на входы пороговых элементов 2 и 3. При амплитуде входного сигнала, пре- вышающей порог срабатывания элемента 2, а следовательно, и элемента 3, последние будут .генерировать прямоугольные импульсы. По переднему фронту импульса с выхода элемента 3 формирователь 8 устанавливает в исходное состояние триггеры блоков 4 и 7 памяти, которые по окончанйю импульса устанавливаются в единичное состояние, что приводит к появлению на выходе блока 5 сравнения положительного потенциала, который поступает . Ha вход элемента 6. Это приводит к- установлению триггера элемента 6 в единичное состояние при поступлении на другой ее вход импульса с выхода формирователя 9.
При уменьшении амплитуды входного . сигнала до уровня, меньшего порога срабатывания элемента 2, последний прекращает генерировать импульсы,. триггер блока 4 памяти устанавливается в нулевое состояние, на выходе блока 5 сравнения появляется нулевой потенциал; импульс с выхода формирбвателя 9 устанавливает триггер элемента 6 в нулевое состояние. Таким образом, на выходе элемента 6 формируется импульс положительной полярности, длительность которого определяется формой амплитудно-модулированного сигнала и соЬтношением порога срабатывания элемен тов 2 и 3. В то же время на выходе бло-; ка 5 сравнения формируется пачка импульсов, число импульсов в которой равно отношению длительности импульса на выходе элемента б к длительности полупериода сигнала несущей частоты (частоты заполнения).
Устройство обладает высоким быстродействием, может работать в широком диапазоне частот, имеет возможность использования для решения широкого Круга задач.
Амплитудный компаратор, содержащий два амплитудных пороговых элемента, входы которых соединены с входной шиной, а выход первого соединен с первым входом первого блока памяти, выход которого подключен к первому. входу блока сравнения. и второй блок памяти, отличающийся тем, что, с целью повышения стабильности, в него введены два.формирователя импульсов, входы которых подключены к выходу второго амплитудного порогового элемента и первому входу второго блока памяти, и элемент «Исключающее НŠ— ИЛИ», первыи вход которого подключен к выходу блока зв сравнения, а второй вход к выходу, одного из формирователей импульсов, выход второго формирователя импульсов соединен с вторыми входами блоков памяти, причем второй вход .блока сравнения подключен к
35 выходу второго блока памяти.
Источники информации, принятые во внимание при экспертизе
1..Патент США № 4039858, кл. 328 — 117, 06;03;71..
4в 2. Заявка Франции № 2240578, кл. Н 03 К 3/22, 11.04,75,