Устройство преобразования "аналог-код

Устройство преобразования "аналог-код

Иллюстрации

Показать все

Реферат

 

834893

Союз Советски и

Социалистических республик (6I ) Донолнитеяьиое к авт. свил-ву (22) Заявлено 3.2. 10.79 (2() 2826836/).8-2g с нрисоедииеимем заявки М (23 ) П ри ори тет

Онубликовано30-05 8<- Бюллетень ¹20

Дата опубликования описания 03,06.8 (5 1 ) М. Кл.

Н 03 К t3/02 (53) YgK« . .325(088.8) (?2) Авторы изобретения

T М. Адиев, Д. И. Дамиров и A. М. Шекиханов (?1) Заявитель

Азербайджанский институт нефти и химии им. М. Азизбекова (54) УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ АНАЛОГ КОД

Изобретение относится к технике точных измерений электрических величин и» может найти применение в системах автоматического контроля, а также прецизионных пифровых измерительных приборах универсального. и специального назначения.

Известны устройства, осушествляк шие измерительное преобразование различных аналоговых величин в пирровой

36 код, в которых высокая результирующая точность достигается за счет применения методов автоматической коррекции погрешностей измерения Я.

Недостатком этих устройств является l5 низкое быстродействие.

Известен цифровой прибор, содержшций последовательно,: соединенные переключатель, аналого-шаровой преобразо« ватель (АБП), вычислительный блок и блок оперативной памяти, выходы которо го соединены со входами цифроанапогого преобразователя (БАП), блоков пифровой индикации и цифровой регистрации, а также вторым входом вычислительного устройства. Выход HAH соединен с одним из входов переключателя, другой вход которого соединен. с входной шиной устройства, а блок управлении осуществляет синхронизацию работы переключателя, AUD, вычислительного блока и блока памяти. Если выходная величина АЦП вы эажена в унитарном коде, т.е. представлиет собой последовательность . импульсов, то в качестве вычислительного устройства используется простейший реверсивный счетчик.

Измерительный пропесс состоит из нескольких аналогичных корректирую- щих циклов (итераций), первый из которых включает три, а последукицие— два измерительных такта. Благодари такой организЬпии удаетси последователь- ° но корректировать вносимые в результат преобразования устройства погрешности

АБП, При этом выбор необходимого числа корректируквцих циклов диктуется с

ОднОй стОроны вели жной суммарной сис3 8348 тематической погрешности АБП, а с другой — заданной степенью точности (2).

Недостатком цифрового прибора является то, что при значительной вели— чине погрешностей АБП для обеспечения требуемой точности необходимо проводить большое число итераций. Последнее резко ухудшает быстродействие.

Бель изобретения — повышение быстродействияя. 10

Поставленная цель достигается тем, что в устройство преобразования аналогкод, содержащее двухпозиционный переключатель, входы которого соединены с выходом БАП и входной шиной устройства, 15 а выход - со входом АБП, при этом пер вый, второй, третий и четвертый выходы блока синхронизации соединены с управляющими входами переключателя, первого регистра памяти, АБП и входом òÂíÎí г0 ки нуля первого -реверсивного счетчика, введены сумматор, второй регистр памяти, второй реверсивный счетчик, дешифратор нулевого состояния первого реверсивного счетчика, триггер, г5 блок задания приращений шага и множительный блок, включенный между аналого-цифровым преобразователем и первым реверсивным счетчиком, причем выход пос леднего через дешифра- 30 тор его нулевого состояния соединен с динамическим входом триггера, выходы которого соединены с входами. управления второго реверсивного счетчика, счетный . вход которого соединен с выходом бло- 35 ка задания приращений шага, а выход— со вторым входом множительного блока, управляющий вход блоха задания приращений и установочный вход триггера соединены соответственно с пятым и шес- 40 тым выходами блока синхронизации, . седьмой выход которого соединен с пер-, вым входом второго регистра памяти, выход которого соединен со входом цифроаналогового л преобразователя и со 45 вторым входом первого регистра памяти, а второй вход через сумматор соединен с выходом первого регистра памяти, при этом второй вход сумматора соединен с выходом первого .реверсивного 50 счетчика.

На чертеже представлена структурная схема устройства преобразования аналог коде

Устройство содержит двухпозицион-" иый переключатель 1, аналого-цифровой преобразователь 2, множительный блок 3, реверсивные счетчики 4 и 5, 93 ф дешифратор 6, блок 7 приращений шага, триггер 8, первый и второй регистры

9 и 10 памяти, сумматор 11, цифроаналоговый преобразователь 12, блок l3 синхронизации.

B основу работы устройства положен принцип такого подбора, величины кода реверсивного счетчика 5 шага $ при котором результат преобразования

АБП 2, будучи умноженным в блоке 3 на шаг г., окажется свободным от влияния.

1 погрешностей.

О направлении изменения величины шага -1. при этом судят по тому, сов1 падают или различаются знаки двух соседних разностей, образующихся в реверсивном счетчике 4 в результате осуществления итераций. О том, идентичны или неидентичны знаки указанных разностей, сообщает триггер 8. Значения Ь„, на которые изменяют шаг „ после каждой проверки на совпадение знаков упомянутых разностей, задаются блоком 7 приращений шага.

Устройство работает следующим образом.

И исходном состоянии счетчик 4 настраивается в режим сложения и вместе с триггером 8 и регистрами: 9 и lÎ сбрасывается в нуль. В счетчик 5 записывается начальная величина шага, равная единице $---l, а переключатель l устанавливается в положение, при котором измеряемая величина Хподводится ко входу АБП 2..

Производится аналого-цифровое преобразование X . Результат преобразования (со всеми погрешностями AUII 2), представленный в унитарном коде, умножается в блоке Э íà g и полученное произведение по шине прямого счета вводится в реверсивный счетчик 4.

Если используемый АБП 2 обладает мультипликативной, g и аддитивной погрешностями, то с учетом х -„l, зафиксированный. в счетчике 4 код можно представить в виде: 0= (1+(К.) Х+ Р.

Этот код через сумматор 11 пере,писывается в,регистры 9 и 10 памяти. На выходе UAII l2 при этом образуется соответствующая однородная с измеряемой физическая величина.

Во втором такте переключатель 1 переводится в положение, при котором ко входу АБП 2 подключается выход

БАП 1.2. .Производится аналого-цифроI все преобразование сигнала UAfI 12.

3 8348

Результат преобразования умножается в блоке 3 на у и полученное произведение вводится далее в счетчик 4, перестроенный к этому моменту в режим вычитания.

Если зафиксированная к моменту окончания второго такта разность в счетчике 4 имеет отрицательный знак, то результат вычитания запис)ывается в дополнительном (инверсном) коде. При }(} этом счетчик 4 неизбежно проходит че рез нулевое состояние. Этот переход отмечает дешифратор 6 и фиксирует триггер 8, перебросившись в "1". Если .разность имеет положительный знак, резуль- д тат вычитания . эапис.ывается в прямом коде, счетчик 4 через нуль не проходит и триггер 8 не перебрасывается.

Таким образом, триггер 8 запомнит зНак полученной разности.

С учетом предположения,. что и входная величина Х и передаточная характеристика АБП 2 (d. и Р ) остаются неизменными за период измерения, а погрешности БАП 12 пренебрежимо малы, первый скорректированный результат измерения может быть представлен в виде = х -,ф-g (1+<)) j + p (-y„(+ ))

Этот цифровой эквивалент с выхода сумматора l l переписывается в регистры 10 и 9, затем счетчик 4 сбрасывается в исходное состояние.

В третьем и четвертом тактах аналогичным образом преобразуются в код измеряемая величина повторно и полученный во втором такте, соответствующий: 4Q первому скорректированному цифровому эквиваленту выходной сигнал ЦАП l2.

В счетчике 4 фиксируется разность преобразованных величин, а с помощью дешифратора 6 и триггера 8 определяет15 ся, идентичен ли знак зафиксированной разности знаку запомненного ранее результата вычитания. Далее изменение величины шага .3 „, определяемого эна» чением храйяшегося в счетчике 5 кода, осуществляется по следующему правилу.. Если результат вычитания зафиксирован опять в инверсном коде, то триггер 8 возвращается в исходное состояние, в противном случае он остается в 1". Идентичность (неидентичность) зна)ков говорит о необходимости увеличить . (уменьшить) шаг Я„.. При этом в зависимости от состояния триггера 8 ревер93. 4 сивный счетчик 4 настраивается в режим сложения или вычитания.

После того, как режим работы счетчика 5определен,,на его счетный вход с выхода блока 7 задания приращений шага выполненного, например, в виде генератора импульсов ударного возбуждении, вводится некоторое число импульсов Ь

Таким образом, в счетчике 5 создается новое значение шага -у = у„+ Ь„, Второй скорректированный цифровой эквивалент с выхода сумматора l l. переписывается сначала в регистр lo, а затем в регистр 9. При этом для второго скорректированного результата получим з =х - (ф-фы))(1-у„(+с()))

+ p(-gg+g))(j =g(+<))

Далее в пятом и шестом измерительных тактах повторное преобразование ) и новой выходной величиныЦАП 12 осуществляется в той лишь разницей, что при этом резупьтаты их аналого-цифровых преобразований умножаются уже на шаг .

Триггер 8 вновь будет сигнализировать состоянии знаков двух последних разностей при введении следующей поправки Q к шагу g, в результате черо образуется новое значейие шага у

Измерительно-вычислительный процесс

gagee осуществляется аналогично до тех пор, пока разность в реверсивном счетчике 4 не станет равна нулю.

С учетом вышеуказанных ограничений, для } -го скорректированного результата преобразования при такой организации и змерительного процессасправедливо соотношение

Задачей итерационнойкоррекции погрешностей, как известно, является обеспечение стремлении, к нулю погрешностей 4. и }:) ° Последнее теоретически возможно, если

l 1-У„. (+a)l«

Однако при этом необходимое число циклов )) должно быть выбрано бесконечно большим. Указанное число итераций может быть резко уменьшено, если удается подобрать такую величину шага j<, чтобы .выражение (5) стало равно нулю. Такой подбор шага у; осу834893

7 ществляется в результате реализации описанной пропедуры изменения кода счетчика 5 в соответствии с

И

=у+ ; л С )

-1-3

4ри этом, если для какого либо конечного ч = к + а,.= „то выражение (53

cL обращается в нуль, а следовательно " и Ь также становятся равны нулю.

Нетрудно заметить, что в известном устройстве шаг выбран постоянным и равным единице. Это обстоятельство и ограничивает его быстродействие, особенно прн больших величинах погрешностей АЦП.

Очевидно, что при последующих преобразованиях входных величин в цифровой код, в соответствии с описанным, итерации можно начинать сразу, исттользуя шаг я-„,, полученный при преобразовании предыдущей величины.

Это также позволит существенно увеличить быстродействие предлагаемого устройства, так как в этом случае значение шага рдаже при прогрессирующем изменении передаточной характеристики .АБП 2 будет все время уточняться.

Формула изобретения

Устройство преобразования аналог-код, содержащее двухпозиционный переключатель, входы которого соединены с выхо3$ дом цифроаналогового преобразователя и входной шиной устройства, а выход— со входом. аналого-цифрового преобра. зователя, при этом первый, второй, третий и четвертый выходы блоха с%нхронизации соединены с управляющими входами переключателя, первого регистра памяти, аналого-цифрового преобразователя и входом установки нуля первого реверсивного счетчика, о т л и ч а ю m е е— с я тем, что.;,с целью повышения

- быстродействия, в него введены сумматор, второй регистр памяти, второй реверсивный счетчик, дешифратор нулевого состояния первого реверсивного счетчика, триггер, блок задания приращений шага и множительный блок; включенный . между аналого-цифровым преобразователем и.первым реверсивным счетчиком; причем выход последнего через дешифратор его нулевого состояния соединен с динамическим входом тригт"ера, выходы которого соединены с входами . управле.ния второго реверсивного счетчика, счетный вход которого соединен с выходом блока задания приращений шага, а выход - со вторым входом множительного блока, управляющий вход блока задания приращений и установочный вход триггера соединены соответственно с пятым и шестым выходами блока синхро.— низации, седьмой выход которого соединен с первым входом второго регистра памяти, выход которого соединен со входом шфроаналогового преобразовате- . ля и со вторым входом первого регистра памяти, а второй вход через сумматор соединен с выходом первого регистра памяти, при этом второй вход сумматора соединен с выходом первого реверсивного счетчика.

Источники информации, принятые во внимание при экспертизе

l. З мельмаи М. А. Автоматическая коррекция погрешностей измерительных устройств, М., Изд. стандартов, 1972.

2. Алиев Т. М. и др. Автоматическая коррекция погрешностей цифровых измерительных приборов. М., Энергия", 1975, с. 6l, рис. 1- 2.

834893

Составитель Л. Беляева р д,т р g. шешеля Техред ЕД аврюиешко Корректор В, Синипкая

Заказ 43. 17/85 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР но делам изобретений и открытий

l 13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4