Управляющее счетное устройство

Управляющее счетное устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЯЬСТВУ

Союз Советских

Социалистических

Республнк

«i>834932

Qi- (61) Дополнительное к авт. свид-ау— (22) Заявлено 18.10.79 (21) 2830587/18-21 (51)М. Ки

Н 03 К 23/00 с присоединением заявим Нов (23) Приоритет—

Гасударствеииый комитет

СССР оо делам изобретений и открытий

Опубликовано 300581. Бюллетень Йо 20 (53) УДК 621. 374.32 (088.8).

Дата опубликования описания 300581 (72) Авторы изобретения Ъ".М .4

И.П.Скорикон, В.М.Гончаренко и М.Л.Трегуб (4

/ (71) Заявитель (54 ) УПРЛВЛЯКМЦЕЕ СЧЕТНОЕ УСТРОЙСТВО

Изобретение относится к информационно-измерительной технике и может быть использовано в системах цифроно-го регулирования и управления при преобразовании управляющего воздействия цифрового сигнала (например от УВМ) в сигнал для непосредственного управления параметром.

Известно управляющее устройство, содержащее генератор регулируемой частоты, генератор эталонной частоты, схему сравнения, преобразователь частота — напряж ние или частота— ток, управляющий усилитель, детектор (1 l . 15

Недостатком схемы янляется ее ограниченные функциональные возможности.

Известно также управлякщее счетное устройство, содержащее формирователь сигнала, счетчик, буферный блок, блок синхронизации, блок сравнения и блок управления, первый вход которого соединен с выходом блока сравнения, первый вход которого соединен с выходом буферного блока, первый вход которого соединен с входом устройства, а первый выход блока синхронизации соединен с первым входом счетчика (2 ). 30

Недостатком этого устройства является ограниченность его функциональных возможностей.

Цель изобретения — расширение функциональных возможностей.

Поставленная цель достигается тем, что и управляющее счетное устройство, содержащее формирователь сигнала, счетчик, буферный блок, блок синхройиэации, блок сравнения и блок управления, первый вход которого соединен с выходом блока сраннения, первый вход которого соединен с выходом буферного блока, первый вход которого соединен со входом устройстна, а первый выход блока синхронизации соединен с первым нходом счетчика, введены блок дискретизации, дешифратор и блок ограничения изменения регулируемого параметра, выход которого соединен с вторый входом блока управления, третий вход которого соединен с вторым выходом блока синхронизации, вход которого . соединен с выходом формирователя сигнала и первым входом блока дискретизации, второй вход и выход которого соединены соответственно с. первым выходом блока синхронизации и вторым входом счетчика, выход которого соединен с нхопом лешийратора

834932 и первым входом блока ограничения изменения регулируемого параметра, второй вход которого соединен с третьим выходом блока синхронизации, .четвертый выход которого соединен с! вторым входом буферного блока, пятый выход блока синхронизации соединен с третьим входом блока дискретизации, а выход дешифратора соединен с вторым входом блока сравнения.

На чертеже представлена структурная схема управляющего счетного устройства.

Управляющее счетное устройство содержит формирователь 1 сигнала, счетчик 2, буферный блок 3, блок 4 синхронизации, блок 5 сравнения, 15 блок б управления, блок 7 дискретизации, дешифратор 8 и блок 9 ограничения изменения регулируемого параметра, первый вход блока 6 управления соединен с выходом блока 5 срав- 20 нения,.первый вход которого соединен с выходом буферного блока 3, первый вход которого соединен с входом устройства 10, а первый выход блока 4 синхронизации соединен с первым входом счетчика 2, выход блока 9 ограничения изменения регулируемого параметра соединен с вторым входом блока б управления, третий вход которого соединен с вторым выходом блока 4 синхрониза-30 ции,вход которого соединен с выходом формирователя 1 сигнала и первым входом блока 7 дискретизации, второй вход и выход которого соединены соответственно с первым выходом блока 35

4 синхронизации и вторым входом счетчика 2, выход которого соединен с входом дешифратора 8 и первым входом блока 9 ограничения изменения регулируемого параметра, второй вход которого соединен с третьим выходом 4О блока 4 синхронизации, четвертый выход которого соединен с вторым входом буферного блока 3, пятый выход блока 4 синхронизации соединен с третьим входом блока 7 дискретиэа- 45 ции, а выход дешифратора 8 соединен с вторым входом блока 5 сравнения.

Устройство работает следующим образом.

Задание на регулирование поступа- 5() ет (например от УВМ любого другого задатчика) на буферный блок 3. Буферный блок 3 осуществляет расшифровку и запоминание информации и преобразование ее в двоично-параллельный код. С выхода буферного бло55 ка 3 преобразованная информация в виде двоично-параллельного кода поступает на один вход блока 5 сравнения, .на другой вход этого блока поступает двоично-параллельный код, 60 характеризующий текущее значение ре. гулируемого параметра.

Код, характеризующий текущее значение регулируемого параметра, формируется следующим образом. 65

Формирователь 1 сигнала формирует сигналы, эквивалентные значению регулируемого параметра, которые поступают на вход блока 7 дискретизации и вход блока 4 синхронизации.

Блок 4 дискретизации осуществляет эквивалентное преобразование каждого очередного сигнала в последова-. тельный двоичный код, который с выхода блока 4 дискретизации поступает на один из входов счетчика ?, где преобразуется в двоично-параллельный код..С выхода счетчика 2 двоичнопараллельный код поступает на вход дешкфратора 8 и один из входов блока

9 ограничения изменения регулируемого параметра. Применение дешифратора

8 обуславливает возможность применения формирования рабочего сигнала с любой функциональной зависимостью выходного сигнала. С выхода дешифратора 8 двоичный параллельный код, характеризующий текущее значение регулируемого параметра, поступает на второй вход блока 5 сравнения. Блок

5 сравнения осуществляет сравнение кода, характеризующего текущее значение регулируемого параметра, с кодом, поступающим с буферного блока

3. В зависимости от результата сравнения с выхода блока 5 сравнения на один из входов блока б управления поступает сигнал на регулирование.

Блок б управления осуществляет формирование регулирующего воздействия на параметр в соответствии со значением сигнала с выхода блока 5 сравнения. Блок 9 ограничения изменения регулируемого параметра в соответствии с заданными значениями уставок осуществляет ограничение изменения регулируемого параметра сверху и (или) снизу, сравнивая двоичный параллельный код, хараКтеризующий текущее значение регулируемого параметра со значениями уставок, и в случае достижения параметром значе- ний уставок выдает сигнал, который поступает на вход блока 6 управления и обрабатывается ею аналогично тому, как если бы он поступил с блока 5 сравнения, т.е., если в работе устройства в результате воздействия помех произойдет сбой какого-либо элемента, что Может привести к ложному срабатыванию блока 6 управления,приводящее к ошибочному воздействию на параметр, то уже на следующем сигнале последствия сбоя устраняются, поскольку по приходу следующего импульса информация полностью обновляется, заменяя ошибочную, тем самым устраняя последствия ошибки. Происходит постоянное динамичное подтверждение значения сигнала на регулирование.

Блок 4 синхронизации, запускаемый каждым импульсом от формирователя 1 сигналов, осуществляет синхронизацию .работы устройства.

834932

Формула изобретения

Составитель О.Скворцов

Редактор Н.Кешеля Техред T.Маточка Корректор. В Синицкая

Заказ 4119/87 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5.

Филиал ППП "Патент", г.ужгород, ул..Проектная,4

Управляющее счетное устройство, содержашее формирователь сигнала, счетчик, буферный блок, блок синхронизации,, блок сравнения и блок управления, первый вход которого соединен с выходом блока сравнения, первый вход которого соединен с выходом буферного блока, первый вход которого соединен со входом устройства, а первый выход блока синхронизации соединен с первым вхбдом счет чика, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, в него дополнительно введены блок дискретизации, дешиф- 1, ратор и блок ограничения изменения регулируемого параметра, выход которого соединен с вторым входом блока управления, третий вход которого соединен с вторым выходом блока синхро- 2О низации, вход которого соединен с выходом формирователя сигнала и.первым входом блока дискретизации, второй вход и выход которого соединены соответственно с первым выходом блока синхронизацйи и вторым входом счетчика, выход которого соединен с входом дешифратора и первым входом блока ограиичения. изменения регулируемого параметра, второй вход которого соединен с третьим выходом блока синхронизации, четвертый выход которого соединен с вторым входом буферного блока, пятый выход блока синхронизации соединен с третьим входом блока-дискретизации, а выход дешифратора соединен с вторым входом блока сравнения.

Источники информации, принятые во внимание при экспертизе

1. Заявка Японии Р 53-14387, кл. 98(5)D 21, 1978.

2. Заявка Японии Р 52-42590, кл.. 98(9)Р 8, 1977 (прототип).